• Journal of the Institute of Electronics and Information Engineers
• /
• v.49 no.12
• /
• pp.209-218
• /
• 2012

Recently, the Field Programmable Stateful Logic Array (FPSLA) was proposed as one of the most promising system integration technologies which will extend the life of the Moore's law. This work is the first proposal of the FPSLA design automation flow, and the approaches to logic synthesis, synchronization, physical mapping, and automatic placement of the FPSLA designs. The synchronization at each gate for pipelining determines the x-coordinates of cells, and reduces the placement to 1-dimensional problems. The objective function and its gradients for the non-linear optimization of the net length and placement density have been remodeled for the reduced global placement problem. Also, a recursive algorithm has been proposed to legalize the placement by relaxing the density overflow of bipartite bin groups in a top-down hierarchical fashion. The proposed model and algorithm are implemented, and validated by applying them to the ACM/SIGDA benchmark designs. The output state of a gate in an FPSLA needs to be duplicated so that each fanout gate can be connected to a dedicated copy. This property has been taken into account by merging the duplicated nets into a hyperedge, and then, splitting the hyperedge into edges as the optimization progresses. This yields additional 18.4% of the cell count reduction in the most dense logic stage. The practicality of the FPSLA can be further enhanced primarily by incorporating into the logic synthesis the constraint to avoid the concentrated fains of gates on some logic stages. In addition, an efficient algorithm needs to be devised for the routing problem which is based on a complicated graph. The graph models the nanowire crossbar which is trimmed to be embedded into the FPSLA fabric, and therefore, asymmetric. These CAD tools can be used to evaluate the fabric efficiency during the architecture enhancement as well as automate the design.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.37 no.6
• /
• pp.42-49
• /
• 2000

In this paper, we propose the parallel ternary logic circuit design algorithm to DCG Property with 2$^n$ nodes. To increase circuit integration, one of the promising approaches is the use of multiple-valued logic(MVL). It can be useful methods for the realization of compact integrated circuit, the improvement of high velocity signal processing using parallel signal transmission and the circuit design algorithm to optimize and satisfy the circuit property. It is all useful method to implement high density integrated circuit. In this paper, we introduce matrix equation to satisfy given DCG with 2$^n$ nodes, and propose the parallel ternary logic circuit design process to circuit design algorithm. Also, we propose code assignment algorithm to satisfy for the given DCG property. According to the simulation result of proposed circuit design algorithm, it have the following advantage ； reduction of the circuit signal lines, computation time and costs.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.10 no.7
• /
• pp.1259-1265
• /
• 2006

In this paper, we propose a combined synthetic algorithm of the logic level for high speed FPGA design. The algorithm divides critical path to reduce delay time and generates a circuit which the divided circuits execute simultaneously. This kernel selection algorithm is made by C-langage of SUN UNIX. We compare this with the existing FlowMap algorithm. This proposed algorithm shows result on 33.3% reduction of delay time by comparison with the existing algorithm.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 1998.03a
• /
• pp.112-115
• /
• 1998

본 논문은 퍼지 추론 시스템 모델의 최적화를 제시한다. 비선형적이고 복잡한 실시스템의 특성을 해석하는 방법으로써 시스템의 정적 혹은 동적 특성을 묘사하기 위해 퍼지 모델이 사용된다. 그러나 퍼지 시스템의 동정은 경험적 방법에 의해 규칙을 추출하기 때문에, 보다 논리적이고 체계적인 방법에 의한 추출 방법의 고찰이 필요하다. 제안된 규칙베이스 퍼지모델은 GA 및 퍼지규칙의 이론을 이용한 시스템 구조와 파라미터 동정을 시향한다. 두형태의 퍼지모델 방법은 간략추론 및 선형추론에 의해 시행된다. 본 논문에서는 퍼지 추론 시스템의 전반부 파라미터 동정을 통해 퍼지 입력공간을 정의함으로써 비선형 시스템을 표현한다. 전반부 파라미터의 동정세는 유전자 알고리즘을 사용하고, 후번부는 표준가우스 소거법을 사용하여 동정한다. 최적화는 유전자 알고리즘에 기초한 자동-동조 방법이며, 학습 및 데이터의 성능결과의 상호 균형을 얻기 위한 하중값을 가진 성능지수가 제시된다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.10b
• /
• pp.134-136
• /
• 2000

진화 알고리즘은 자원 관리, 스케줄링, 퍼지 논리 재어기의 설계 등의 다양한 문제들에 적용되는, 일반적이고 효율적인 최적화 방법이다. 그러나 이러한 진화 알고리즘의 문제점은 탐색해야할 변수의 증가에 따라 차원의 증가로 인하여 탐색공간이 기하급수적으로 늘어난다는 것이다. 이러한 문제점을 해결하기 위해 Potter와 Dejong은 개개의 종족을 독립적으로 진화시킴으로써 탐색공간을 대폭 줄인, 협력 공진화 알고리즘을 제안하였다. 그러나 이것 또한 변수 의존성이 강한 문제들에 대해서는 비효율적인 탐색을 하는 문제점이 있다. 본 논문에서는 종족의 분할과 병합을 이용한 효율적인 공진화 알고리즘을 제안한다. 이 알고리즘은 최적화 하려는 변수들이 서로 의존성이 없는 경우에는 종족의 분할을 통하여 탐색공간의 축소의 이점을 얻고, 최적화 하려는 변수들이 서로 의존성이 있는 경우에는 종족의 병합을 통하여 전역탐색을 하도록 한다. 제안하는 알고리즘을 상품재고 제어 문제(ICP)로 실험하여 현존하는 어떤 공진화 알고리즘보다도 효율적인 결과를 보여준다.

• Journal of Korea Multimedia Society
• /
• v.9 no.9
• /
• pp.1247-1256
• /
• 2006

VM(Virtual Machine) can be considered as a software processor which interprets the abstract machine code. Also, it is considered as a conceptional computer that consists of logical system configuration. But, the execution speed of VM system is much slower than that of a real processor system. So, it is very important to optimize the code for virtual machine to enhance the execution time. In this paper, we designed and implemented the optimizer for the virtual(or abstract) machine code(VMC) which is actually SIL(Standard Intermediate Language) that is an intermediate code of EVM(Embedded Virtual Machine). The optimizer uses the pattern matching optimization techniques reflecting the characteristics of the VMC as well as adopting the existing optimization methodology. Also, we tried a benchmark test for the VMC optimizer and obtained reasonable results.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.4
• /
• pp.691-699
• /
• 2009

Recently, the ERO protocol has been adopted as a standard to protect the routing optimization mode introduced by MIPv6. This protocol uses the public key cryptography and the early binding update method to improve the Return Routeability protocol while optimizing both security and performance. On the other hand, though various security approaches including the ERO protocol have been proposed for MIPv6, they lack formal verification. Especially, to our best knowledge, there is no formal analysis on the ERO protocol. In order to provide a good example for formal analysis on MIPv6 security protocols, this paper verifies the correctness of the ERO protocol through BAN-logic. For this goal, BAN-logic is extended to consider the address tests on the mobile nodes's CoA and HoA. It is expected that the analysis presented in this paper will be useful for the formal verifications on the security protocols related to MIPv6.

• Korean Journal of Optics and Photonics
• /
• v.19 no.3
• /
• pp.237-241
• /
• 2008

An all-optical encryption system built on the basis of electrical logic circuit design principles is proposed, using semiconductor optical amplifier (SOA) exclusive or (XOR) logic gates. Numerical techniques (steady-state and dynamic) were employed in a sequential manner to optimize the system parameters, speeding up the overall design process. The results from both numerical and experimental testbeds show that the encoding/decoding of the optical signal can be achieved at a 10 Gbps data rate with a conventional SOA cascade without serious degradation in the data quality.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2002.05a
• /
• pp.127-130
• /
• 2002

본 논문은 수학적으로 모델링하기 어려운 비선형 시스템을 위한 새로운 계층적 규칙 기반 퍼지 시스템 모델링 기법을 제안한다. 제안된 기법은 퍼지 규칙 기반 구조를 상위 규칙 기반과 하위 규칙 기반으로 나누어 계층화 시키는 것이다 계층적 퍼지 규칙을 적용함으로써 퍼지 규칙을 효율적이고 논리적으로 이용할 수 있다. 퍼지 규칙의 효율적, 논리적 사용은 퍼지 시스템의 정확성을 높일 수 있고 구조를 명료화 시킬 수 있다. 유전 알고리즘은 제안된 퍼지 규칙의 파라미터 최적화 과정에 이용된다. 가스로 데이터에 대한 퍼지 모델링 결과를 통해서 제안된 기법의 타당성 및 효용성을 검증하고 타 기법의 결과와 비교한다.

• Proceedings of the Korea Water Resources Association Conference
• /
• 2005.05b
• /
• pp.1408-1412
• /
• 2005

본 연구에서는 퍼지논리제어의 적용을 통해 홍수시 저수지의 방류량을 결정하는데 있어, 예측유입량 자료에 내재된 불확실성을 고려할 수 있는 저수지 운영 모형을 구성하고자 하였다. 제어규칙은 전문가들의 의견을 반영해 규칙기반을 설정하는데 이러한 일반적인 방법의 단점을 보완하고자 전역 최적화 기법인 타부탐색을 이용하여 제어규칙을 자동적으로 설정해 퍼지-타부탐색 모형을 구성하였다. 모형의 적용 결과, 첨두방류량이 감소되어 홍수조절 율이 개선되었으며 총 방류량도 감소되어 결과적으로 치수효과가 증대될 수 있음을 확인하였다. 또한 홍수 후에 가용할 수 있는 수자원의 양이 증가되어 이수적 차원에서 향상된 결과를 나타내었다.