• Title/Summary/Keyword: 기하 변환

Search Result 5,417, Processing Time 0.037 seconds

Application of Expanding-cell FDTD Method to Microstrip-to-Waveguide Transition (Expanding-cell 유한차분법의 마이크로스트립-도파관 변환기에의 적용)

  • 강희진;최재훈
    • The Journal of Korean Institute of Electromagnetic Engineering and Science
    • /
    • v.11 no.3
    • /
    • pp.345-351
    • /
    • 2000
  • In this paper, we design and analyze a Ka-band microstrip line to rectangular waveguide transition using the expanding-cell FDTD method. The transition under investigation consists of a ridged waveguide, microstrip line, and $\lambda$/4 Chebyshev impedance transformer. To improve the accuracyand efficiency, the expanding-cell FDTD method is applied to analyze the characteristics of a ridged waveguide impedance transformer. To verify the accuracy of the expanding-cell FDTD method, S parameters of the analyzed transition are compared with those of experimental data. The efficiency of the present approach is verified by comparing the computational time for expanding-cell and that for fine cell. The relation between the number of step and operation bandwidth is analyzed by comparing the characteristics of four and three step Chebyshev waveguide impedance transformer.

  • PDF

Multi-Channel AD Converters with High-Resolution and Low-Speed (고정밀 저속 다중채널 아날로그-디지털 변환기)

  • Bae, Sung-Hwan;Lee, Chang-Ki
    • The Journal of the Korea institute of electronic communication sciences
    • /
    • v.3 no.3
    • /
    • pp.165-169
    • /
    • 2008
  • Analog-to-Digital converters (ADCs) used in instrumentation and measurements often require high absolute accuracy, including excellent linearity and negligible dc offset. Incremental converters provide a solution for such measurement applications, as they retain most of the advantages of conventional ${\Delta}{\Sigma}$ converters, and yet they are capable of offset-free and accurate conversion. Most of the previous research on incremental converters was for single-channel and dc signal applications, where they can perform extremely accurate data conversion with more than 20-bit resolution. In this paper, a design technique for implementing multiplexed incremental data converters to convert narrow bandwidth ac signals is discussed. A design methodology to optimize the signal-to-quantization+thermal noise ratio of multiplexed IDC is presented. It incorporates the operation principle, topology, and digital decimation filter design. The theoretical results are verified by simulation results.

  • PDF

Design and Implementation of Tag Converter for Contents Adaptation & Transformation System (유무선 문서 변환 시스템의 태그변환기 설계 및 구현)

  • 이미경;장민수;김재홍;손주찬
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2002.10e
    • /
    • pp.43-45
    • /
    • 2002
  • 무선 인터넷의 발달에 따라 이미 만들어진 유선 인터넷용 컨텐츠들을 유무선 환경에 상관없이 이용할 수 있도록 컨텐츠를 변환하는 도구 및 컨텐츠를 저작할 때 도움을 주는유무선 문서 변환 시스템을 만들고자 한다. 본 논문에서는 유무선 문서 변환 시스템에서 마크업 언어간의 태그 변환 기능을 수행하는 태그 변환기를 설계 및 구현하였다. 본 변환기는변환 기능의 확장성 및 유연성을 확보하기 위해 태그간 변환 정보를 태그 변환기와 분리하여 관리하며, 미리 지정된 태그 변환 규칙에 따라 태그를 변환한다. 태그 변환 규칙은 모듈단위로 설계되며 태그간의 사상정보, 의존관계, 속성 정보에 따라 정의되었으며 모듈별 태그의 유지, 변환, 삭제의 3가지 규칙을 가진다.

  • PDF

A CMOS Interface Circuit for Vibrational Energy Harvesting (진동에너지 수확을 위한 CMOS 인터페이스 회로)

  • Yang, Min-jae;Yoon, Eun-jung;Yu, Chong-gun
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2014.10a
    • /
    • pp.267-270
    • /
    • 2014
  • This paper presents a CMOS interface circuit for vibration energy harvesting. The proposed circuit consists of an AC-DC converter and a DC-DC boost converter. The AC-DC converter rectifies the AC signals from vibration devices(PZT), and the DC-DC boost converter generates a boosted and regulated output at a predefined level. A full-wave rectifier using active diodes is used as the AC-DC converter for high efficiency, and a schottky diode type DC-DC boost converter is used for a simple control circuitry. A MPPT(Maximum Power Point Tracking) control is also employed to harvest the maximum power from the PZT. The proposed circuit has been designed in a 0.35um CMOS process. The chip area is $530um{\times}325um$. Simulation results shows that the maximum efficiencies of the AC-DC converter and DC-DC boost converter are 97.7% and 89.2%, respectively. The maximum efficiency of the entire system is 87.2%.

  • PDF

Implementation of Ka-band Down-converter for VSAT Satellite communication (VSAT 위성통신을 위한 Ka-band 하향 변환기 구현)

  • Lim, Jin-Won;Kim, Tae-Jin;Park, Ju-Nam;Rhee, Young-Chul
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2008.05a
    • /
    • pp.137-140
    • /
    • 2008
  • 본 논문에서는 높은 주파수에서 이미지신호에 따른 하향변환기의 선현성을 우수하게 나타내기 위하여 이미지 제거 특성이 우수한 능동소자를 선택하여 VSAT 위성통신용 Ka-band 하향변환기를 설계 및 제작하였다. 하향변환기의 구성은 저잡음 증폭기단, 이미지 제거 필터, 주파수 혼합기, 주파수 체배기, 전압제어 감쇄단 및 IF단으로 구성하였고, RF 경로의 동작 유무를 판단하기 위하여 국부 루프 경로로 구성되어 있다. 하향변환기의 이득은 $11.73{\sim}13.23dB$, 잡음지수 4.4dB 이하, 50dBc 이상의 이미지 제거 특성을 나타내어, 본 논문에서 제작한 하향변환기는 고속/광 대역폭을 가지는 디지털 통신 시스템에도 적용할 수 있다.

  • PDF

The Design of CMOS AD Converter for High Speed Embedded System Application (고속 임베디드 시스템 응용을 위한 CMOS AD 변환기 설계)

  • Kwon, Seung-Tag
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.33 no.5C
    • /
    • pp.378-385
    • /
    • 2008
  • This paper has been designed with CMOS Analog-to-Digital Converter(ADC) to use a high speed embedded system. It used flash ADC with a voltage estimator and comparator for background developed autozeroing. The speed of this architecture is almost similar to conventional flash ADC but the die size are lower due to reduced numbers of comparators and associated circuity. This ADC is implemented in a $0.25{\mu}m$ pure digital CMOS technology.

Design of an 1.8V 6-bit 100MS/s 5mW CMOS A/D Converter with Low Power Folding-Interpolation Techniques (저 전력 Folding-Interpolation기법을 적용한 1.8V 6-bit 100MS/s 5mW CMOS A/D 변환기의 설계)

  • Moon Jun-Ho;Hwang Sang-Hoon;Song Min-Kyu
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.43 no.8 s.350
    • /
    • pp.19-26
    • /
    • 2006
  • In this paper, CMOS analog-to-digital converter (ADC) with a 6-bit 100MSPS at 1.8V is described. The architecture of the proposed ADC is based on a folding type ADC using resistive interpolation technique for low power consumption. Further, the number of folding blocks (NFB) is decreased by half of them compared to the conventional ones. A moebius-band averaging technique is adopted at the proposed ADC to improve performance. With the clock speed of 100MSPS, the ADC achieves an effective resolution bandwidth (ERBW) of 50MHz, while consuming only 4.5mW of power. The measured result of figure-of-merit (FoM) is 0.93pJ/convstep. The INL and DNL are within ${\pm}0.5 LSB$, respectively. The active chip occupies an area of $0.28mm^2$ in 0.18um CMOS technology.

Optically transparent ultrasound transducers for combined ultrasound and photoacoustic imaging: A review (초음파-광음향 융합 영상을 위한 투명 초음파 변환기)

  • Shunghun Park;Jin Ho Chang
    • The Journal of the Acoustical Society of Korea
    • /
    • v.42 no.5
    • /
    • pp.441-451
    • /
    • 2023
  • Ultrasound transducers are an essential component of combined photoacoustic and ultrasound imaging systems and play an important role in image evaluation. However, ultrasound transducers are opaque; therefore, light must bypass the ultrasound transducer to reach the target point to produce a photoacoustic image. Providing different paths for the optical and acoustic signals results in a complicated system design, increasing the system volume. To overcome these problems, an optically Transparent Ultrasound Transducer (TUT) was developed. Unlike conventional opaque ultrasound transducers, optically TUT can be fabricated by a variety of manufacturing methods and they are suitable for use with specific piezoelectric elements and serve various purposes. In this study, a comparative analysis of the results of using Lithium Niobate (LNO), Lead Magnesium Niobate-Lead Titanate (PMN-PT), and Polyvinylidene Difluoride (PVDF), which are materials used in piezoelectric element-based TUT. LNO is a piezoelectric element widely used in TUT, and PMN-PT has been actively studied recently with a higher transmission and reception rate than LNO. Existing TUT have lower ultrasound resolution than photoacoustic resolution, but they have recently been manufacturing focused TUT with high ultrasound resolution using PVDF. A comparative analysis of the production results of these TUT was performed.

H/W Design and Implementation of ALG Module for IPv6­-IPv4 Translator (IPv6-­IPv4 프로토콜 변환기를 위한 ALG 모듈의 H/W 설계 및 구현)

  • 이중렬;공인엽;이경렬;이정태
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2003.10c
    • /
    • pp.625-627
    • /
    • 2003
  • 최근 IPv6의 도입에 있어서 중요한 과제인 IPv6­IPv4 프로토콜 변환기에 대한 연구 및 구현이 활발히 이루어지고 있다. 그러나 기존에 구현된 IPv6­IPv4 프로토콜 변환기는 운영 체제에 종속적인 소프트웨어로서, 소프트웨어 TCP/IP 자체가 가지는 오버헤드와 비효율적인 메모리 접근 방식으로 인하여 성능이 제한되는 문제점이 있다. 이러한 문제를 해결하기 위하여 성능 분석을 통해 고성능 IPv6­IPv4 프로토콜 변환기의 구현 방법에 대한 연구가 진행되었고, 이에 대한 결과로서 하드웨어 기반의 IPv6­IPv4 프로토콜 변환기인 64Translator가 제안되었다. 이러한 64Translator는 다양한 응용을 지원하기 위해 DNS와 FTP에 대한 응용 프로토콜 변환 모듈을 필요로 하는데, 이는 하나의 모듈로 통합되기 위해 하드웨어로 구현되어야 한다. 이에 본 논문에서는 DNS와 FTP에 대한 응용 프로토콜 변환 모듈을 하드웨어로 설계 및 구현하였고, 이를 64Translator에 통합하여 시뮬레이션과 시험망에서의 테스트를 수행함으로써 기능을 검증하였다.

  • PDF

Design of Parallel Inverse Quantization and Inverse Transform Architecture for High Performance H.264/AVC Decoder (고성능 H.264/AVC 복호기를 위한 병렬 역양자화 및 역변환 구조 설계)

  • Jung, Hong-Kyun;Ryoo, Kwang-Ki
    • Proceedings of the KAIS Fall Conference
    • /
    • 2011.12b
    • /
    • pp.434-437
    • /
    • 2011
  • 본 논문에서는 H.264/AVC 복호기의 성능을 향상시키기 위해 병렬 역양자화 구조와 역변환 구조를 제안한다. 제안하는 역양자화 구조는 공통 연산기를 사용하여 계산 복잡도를 감소시키고, 4개의 공통연산기를 사용하여 역양자화 수행 사이클 수를 1 사이클로 감소시킨다. 제안하는 역변환 구조는 4개의 변환 연산기를 사용하여 역변환 연산을 수행하는데 2 사이클이 소요된다. 또한 제안하는 구조는 역양자화 연산과 수평 역변환 연산을 동시에 수행하는 병렬 구조를 채택하여 역양자화 및 역변환 수행 사이클 수를 2 사이클로 감소시킨다. 제안하는 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 합성한 결과 1.5MHz의 동작 주파수에서 게이트 수는 14,173이고, 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조 대비 38.74% 향상되었다.

  • PDF