Abstract
Analog-to-Digital converters (ADCs) used in instrumentation and measurements often require high absolute accuracy, including excellent linearity and negligible dc offset. Incremental converters provide a solution for such measurement applications, as they retain most of the advantages of conventional ${\Delta}{\Sigma}$ converters, and yet they are capable of offset-free and accurate conversion. Most of the previous research on incremental converters was for single-channel and dc signal applications, where they can perform extremely accurate data conversion with more than 20-bit resolution. In this paper, a design technique for implementing multiplexed incremental data converters to convert narrow bandwidth ac signals is discussed. A design methodology to optimize the signal-to-quantization+thermal noise ratio of multiplexed IDC is presented. It incorporates the operation principle, topology, and digital decimation filter design. The theoretical results are verified by simulation results.
계측 및 측정분야에 사용되는 아날로그-디지털 변환기는 우수한 선형성과 무시할 만큼 적은 dc 오프셋 특성을 갖으면서 높은 정밀도를 요구한다. 증분형 변환기는 전형적인 ${\Delta}{\Sigma}$ 변환기의 대부분의 장점을 보유하면서 측정 응용분야에 적합한 해법을 제공한다. 또한 이러한 형태의 변환기는 오프셋 조정이 필요 없이 정확한 변환을 할 수 있다. 대부분 이전의 증분형 변환기에 관한 연구는 단일-채널과 dc 신호 응용에 초점을 맞추었으며 20 비트 이상의 해상도보다 더 정확한 데이터 변환을 할 수 초정밀 데이터 변환에 관한 연구도 있었다. 본 논문에서는 협대역 ac 신호를 변환시켜 주는 다중화 증분형 데이터 변환기의 구현 기술을 제안한다. 또한 다중화 증분형 데이터 변환기의 SQTNR을 최적화하는 설계 방법을 제안한다. 동작 원리, 토폴로지, 그리고 디지털 decimation 필터 설계에 대해 논의한다. 시뮬레이션 결과를 통해 제안한 이론에 대한 우수성을 검증한다.