• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.16 no.4
• /
• pp.785-792
• /
• 2012

In this paper, a current-voltage characteristics of n-channel junctionless and inversion mode(IM) MuGFET, and p-channel junctionless and accumulation mode(AM) MuGFET has been measured and analyzed for the application in high speed and low power switching devices. From the variation of the threshold voltage and the saturation drain current with the substrate bias voltages, their variations in IM devices are larger than junctionless devices for n-channel devices, but their variations in junctioness devices are larger than AM devices for p-channel devices. The variations of transconductance with substrate biases are more significant in p-channel devices than n-channel devices. From the characteristics of subthreshold swing, it was observed that the S value is almost independent on the substrate biases in n-channel devices and p-channel junctionless devices but it is increased with the increase of the substrate biases in p-channel AM devices. For the application in high speed and low power switching devices using the substrate biases, IM device is better than junctionless devices for n-channel devices and junctionless device is better than AM devices for p-channel devices.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.210-210
• /
• 2012

Ge 기판을 이용한 GaInP/GaAs/Ge 삼중접합 태양전지는 43.5%의 높은 광전효율을 기록하고 있으며, 이를 지상용 태양광 발전시스템에 이용하려는 연구가 진행 중이다[1]. 그러나, 이러한 다중접합 태양전지는 셀 제작 비용에 있어 Ge기판의 가격이 차지하는 비중이 높고 대면적 기판을 이용하기 힘든 단점이 있다. 한편, 무게, 기계적 강도와 열전도도 측면에서 Si 기판은 Ge 기판에 비해 장점이 있다. 아울러, 상대적으로 낮은 가격의 대면적 기판을 사용할 수 있기 때문에 Si 기판으로 Ge 기판을 대체할 경우 다중접합 태양전지의 높은 제작 비용을 낮추는 효과도 기대할 수 있다. Si 기판의 장점을 취하며 고효율 태양전지를 제작하기 위해, 이번 실험에서 우리는 Ge 에피층이 성장된 Si 기판 위에 GaAs 태양전지를 제작하였다. GaAs, GaInP와 비슷한 격자상수를 갖고 있는 Ge과 달리, Si은 이들 물질(GaAs, GaInP)과 4%의 격자상수 차이를 갖고 있으며 이로 인해 성장과정에서 관통전위가 발생하게 된다. 이러한 관통전위는 소자의 개방전압을 감소시키는 원인으로 작용한다. 실제로 Si 기판 위에 제작된 GaAs/Ge 이중접합 태양전지에서 관통전위 밀도에 따른 개방전압 감소를 확인할 수 있었다. 관통전위로 인한 영향 이외에, Si 기판위에 제작된 태양전지에서는Ge 기판 위에 제작된 태양전지에 비하여 낮은 fill factor가 관찰되었다. 이것은 Si 기판 위에 제작된 GaAs/Ge 이중접합 태양전지가 높은 직렬저항을 가지고 있기 때문이다. 따라서 이번 실험에서는 Si 기판 위에 제작한 GeAs/Ge 이중접합 태양전지의 직렬저항의 원인을 전산모사와 실험을 통하여 규명하였다. TCAD (APSYS-2010)를 이용한 전산모사 결과, Si 기판의 낮은 불순물 농도 ($1{\times}10^{15}/cm^3$)에 따른 직렬저항의 원인으로 파악되었으며, 전류-전압 특성을 측정하여 실험적으로 이를 확인하였다. 이러한 직렬저항 성분을 줄이기 위하여 Si 기판의 p형 불순물 농도가 전류 전압 특성 곡선에 미치는 영향을 전산모사를 통하여 알아보았으며, Si 기판의 불순물 농도가 $1{\times}10^{17}/cm^3$ 이상으로 증가할 경우, 직렬저항 성분이 크게 감소 하는 것을 전산모사 결과로 예상할 수 있었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2017.05a
• /
• pp.93-93
• /
• 2017

고전력 펄스 전원공급장치를 이용한 마그네트론 스퍼터링(high-power impulse magnetron sputtering; HiPIMS)과 직류(direct current; DC) 전원공급장치를 이용한 마그네트론 스퍼터링(DC 스퍼터링)을 이용하여 제조한 티타늄 질화물(titanium nitride; TiN) 박막의 특성을 비교하였다. HiPIMS와 DC 스퍼터링 공정 중에 빗각증착을 적용하여 TiN 박막의 미세구조와 기계적 특성의 변화를 확인하였다. TiN 박막을 코팅하기 위한 기판으로 스테인리스 강판(SUS304)과 초경(cemented carbide; WC-10wt.%Co)을 사용하였다. 기판은 알코올과 아세톤으로 초음파 처리를 실시하여 기판 표면의 불순물을 제거하였다. 기판 청정 후 진공용기 내부의 기판홀더에 기판을 장착하고 $2.0{\times}10^{-5}torr$의 기본 압력까지 진공배기를 실시하였다. 진공 용기의 압력이 기본 압력에 도달하면 아르곤(Ar) 가스를 진공용기 내부로 ${\sim}10^{-2}torr$의 압력으로 주입하고 기판홀더에 라디오 주파수(radio frequency; rf) 전원공급장치를 이용하여 - 800 V의 전압을 인가하여 글로우 방전을 발생시켜 30 분간 기판 표면의 산화막을 제거하는 기판청정을 실시하였다. 기판청정이 완료되면 기본 압력까지 진공배기를 실시하고 Ar과 질소($N_2$)의 혼합 가스를 진공용기 내부로 ${\sim}10^{-3}torr$의 압력으로 주입하여 HiPIMS와 DC 스퍼터링으로 TiN 박막 제조를 실시하였다. 빗각의 크기는 $45^{\circ}$와 $-45^{\circ}$이었다. 제조된 TiN 박막은 주사전자 현미경, 비커스 경도 측정기 그리고 X-선 회절 분석기를 이용하여 특성을 분석하였다. HiPIMS로 제조한 TiN 박막은 기판 전압을 인가하지 않아도 색상이 노란색을 보이지만, DC 스퍼터링으로 제조한 TiN 박막은 기판 전압을 인가하지 않으면 노란색을 보이지 않고 어두운 갈색에 가까운 색을 보였다. TiN 박막의 경도는 HiPIMS로 제조한 TiN 박막이 DC 스퍼터링으로 제조한 TiN 박막보다 높았다. 이러한 TiN 박막의 특성 차이는 DC 스퍼터링과 비교하여 높은 HiPIMS의 이온화율에 의한 결과로 판단된다. 빗각을 적용한 TiN 박막은 미세구조 변화를 보였으며 이러한 미세구조 변화는 TiN 박막의 특성에 영향을 미치는 것을 확인하였다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.23 no.1
• /
• pp.78-84
• /
• 2009

In this paper, ZnO:Al thin film was deposited on polyethylene terephthalate(PET) substrate by capacitively coupled r. f. magnetron sputtering method from a ZnO target mixed with 2wt[%] Al2O3 to investigate the possible application of ZnO:Al film as a transparent conducting electrode for film typed DSCs. The effect of substrate bias on the electrical properties and film structure were studied. The results showed that a positive bias applied to the substrate during sputtering contributed to an improvement of electrical properties of the film by attracting electrons in the plasma to bombard the growing films. These bombardments provided additional energy to the growing ZnO:Al film on the substrate, resulting in significant variations in film structure and electrical properties. Electrical resistivity of the film decreases significantly as the positive bias increases up to +30[V] However, as the positive bias increases over +30[V], the resistivity decreases. The transmittance varies little as the substrate bias is increased from 0 to +60[V], and as r. f. powers increases from 160[W] to 240[W]. The film with electrical resistivity as low as $1.8{\times}10^{-3}[{\Omega}-cm]$ and optical transmittance of about 87.8[%] were obtained for 1,012[nm] thick film deposited with a substrate bias of +30[V].

• Korean Journal of Materials Research
• /
• v.6 no.11
• /
• pp.1113-1120
• /
• 1996

다이아몬드 박막을 이용한 반도체소자를 실현시키기 위해서는 다이아몬드가 아닌 다른 재료의 기판위에 대면적에 걸쳐 다이아몬드막을 에피텍셜 성장시키는 것이 필수적이다. 그러나 이 분야의 연구는 아직 초보상태로 그 목표가 실현되지 못하고 있다. 본 논문에서는 저압의 ECR 마이크로파 플라즈마 CVD에 의하여 대면적의 Si(100)기판상에 방향성을 갖는 다이아몬드막을 성공적으로 성장시킨 결과를 보고자한다. 지금까지 얻어진 최적 핵생성 공정조건은 다음과 같다 : 반응압력 10Pa, 기판온도 80$0^{\circ}C$(마이크로파 전력이 3kW일 때), 원료가스 CH4/He 계로 농도비 3%/97%, 가스총유량 100sccm, 바이어스 전압 + 30V, 마이크로파 전력(microwave power)4kW, 바이어스 처리 시간 10분간이며, 성장단계에서의 증착공정 조건은 기판온도 80$0^{\circ}C$, 원료가스 CH4/CO2/H2계로 농도비 5%/15%/85%, 가스 총유량 1000sccm, 바이어스 전압 +30V, 마이크로파 전력 5kW, 성막시간 2시간으로 일정하게 유지하였다. 이 조건하에서 기판 면적 3x4$\textrm{cm}^2$의 대면적에 대해서 약 2x109cm-2의핵생성 밀도를 균일하게 재현성있게 얻었다. 원료가스로 CH4/H2를 사용한 경우보다 CH4/H2를 사용할 경우에 라디칼밀도의 증가에 의하여 더 높은 핵생성밀도를 얻을 수 있었다. 또한 저압의 ECR플라즈마 CVD의 경우에는 양의 바이어스전압이 막의 손상이 없어 다이아몬드 핵생성에 더 적합하였다.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.5 no.3
• /
• pp.284-290
• /
• 1995

다공성 실리콘의 기공은 n형 실리콘의 경우 기판에 수직으로 성장하여 이는 큰 곡률을 가지는 기공 끝 부분에서의높은 전기장에 의한 tunneling 기구로 설명된다. 본연구에서는 불산 수용액에서 전기화학적인 방법으로 다공성 실리콘을 제조할 때 n형 단결정 실리콘 기판과 전해질 용액의 계면에서의 전압 분포를 Poisson식에 의하여 수치적으로 계산하였다. 이 전압 분포로 기공 벽에서의 전기장 세기 및 전류 세기를 구하여 기공이 기판에 수직으로 성장하는 것을 설명하였다. 기공 사이의 거리는 고갈층의 두께에 의하여 결정되며, 고갈층의 두깨를 계산하여 그 원인에 대해서도 고찰하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.7
• /
• pp.1657-1662
• /
• 2014

In this paper, the impact of substrate bias($V_{BS}$) on the zero capacitor RAM(Z-RAM) in n-channel junctionless multiple gate MOSFET(MuGFET) has been analyzed experimentally. Junctionless transistors with fin width of 50nm and 1 fin exhibits a memory window of 0.34V and a sensing margin of $1.8{\times}10^4$ at $V_{DS}=3.5V$ and $V_{BS}=0V$. As the positive $V_{BS}$ is applied, the memory window and sensing margin were improved due to an increase of impact ionization. When $V_{BS}$ is increased from 0V to 10V, not only the memory window is increased from 0.34V to 0.96V but also sensing margin is increased slightly. The sensitivity of memory window with different $V_{BS}$ in junctionless transistor was larger than that of inversion-mode transistor. A retention time of junctionless transistor is better than that of inversion-mode transistor due to low Gate Induced Drain Leakage(GIDL) current. To evaluate the device reliability of Z-RAM, the shifts in the Set/Reset voltages and current were measured.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.633-633
• /
• 2013

직접쓰기 기술은 재료의 낭비가 적고, 생산가격의 절감, 빠른 공정속도 및 유독물질 발생 없이 친환경적인 공정이 가능하여 디스플레이 및 인쇄전자 산업 등 다양한 분야에서 적용이 가능한 기술로 평가 받고 있다. 특히 EHD (Electro-Hydro-Dynamics) 기술을 이용한 잉크젯 방식의 경우 기존의 직접쓰기 기술에서는 어려운 고해상도의 패터닝이 가능하고 다양한 특성의 잉크에 적용 가능하다는 장점을 지니고 있어 크게 각광받고 있다. 본 연구는 내경 $60{\mu}m$, 외경 100 ${\mu}m$인 지르코니아 재질의 세라믹 노즐을 사용하여 EHD 잉크젯에서의 인가전압과 기판속도 변화에 의한 토출 현상을 연구하였다. BM 잉크를 이용하여 전압을 1.7~2.25 kV 증가하여 토출 시 구현된 라인의 선폭은 22~38 ${\um}m$까지 커졌고, AMO 잉크를 이용하여 기판속도를 25~500 mm/s 증가시켜 토출 시 구현된 라인의 선폭은 $91{\sim}21{\mu}m$로 줄어들며 라인의 두께는 400~110 nm얇아지는 것을 확인하였다. 이처럼 노즐에 인가되는 전압과 기판 속도에 따라 토출의 양상이 달라지므로 이를 적절히 조합하면 안정적으로 원하는 토출을 구현할 수 있다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.17 no.9
• /
• pp.2133-2138
• /
• 2013

In this paper, the variation of a steep subthreshold slope at elevated temperature in nanowire n-channel junctionless and inversion mode MuGFETs has been compared. It has been observed that the subthreshold slopes are increased with the increase of the operation temperature in junctionless and inversio-mode transistors. The variation of a subthreshold slope with operation temperature is more significant in junctionless transistor than inversion-mode transistor. The temperature dependence on the variation of a subthreshold slope for different fin widths shows a similar behavior regardless of fin width. From the temperature dependence on the variation of a subthreshold slope for different substrate biases, it has been observed that the variation of a subthreshold slope is less significant when the substrate bias was applied. It is worth noting that one can achieve a subthreshold slope of below 41mV/dec at elevated temperature of 400K using the junctionless MuGFETs with a positive substrate bias.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2013.05a
• /
• pp.214-214
• /
• 2013

Diamond like carbon(DLC) 박막은 고경도, 저마찰, 내스크래치 특성을 요구하는 표면기술 응용분야에 널리 사용되며, 대면적 저가 코팅 방법 개발 및 물성 조절 기술이 요구된다. 본 연구에서는 Filtered Vacuum Arc (FVA)를 통해 증착되는 Hydrogen-free DLC 박막의 밀착력 제어를 위한 증착시 기판 전압에 따른 증착 및 밀착력 특성을 분석하였다. 기판전압이 0~-150 V 까지 변화함에 따른 스크래치 테스트 결과를 통해 최적 증착 조건을 도출하였다.