• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2007년도 춘계학술대회 학술발표 논문집 제17권 제1호
• /
• pp.409-412
• /
• 2007

본 논문에서는 근사 이산-시간 모델 기반 지능형 디지털 재설계 기법의 타당성에 대해서 논의한다. 타당성을 검증하기 위해 재설계된 디지털 제어 퍼지 시스템의 안정도 및 상태-정합에 특성이 분석된다. 구체적으로 근사 이산-시간 모델들의 상태 사이의 비정합의 크기가 충분히 작으면 재설계된 디지털 제어 퍼지 시스템의 평형점은 점근적 안정함을 보인다. 또한 이러한 비정합이 영으로 수렴함에 따라 재설계된 디지털 제어 퍼지 시스템과 주어진 아날로그 제어시스템 사이의 비정합은 매우 작아짐을 보인다.

• 오토저널
• /
• 제5권3호
• /
• pp.56-63
• /
• 1983

강성체로된 견인물체가 탄성무한경면으로 지지된 점탄성층 위를 미끄러져 갈 때 접촉구간에서의 압력분포와 마찰 특성을 고찰하였다. 즉, 접촉구간에서의 강성체의 모양과 압력분포에 관한 적분 방정식을 구하고, 점탄성층의 두께가 접촉구간에 비하여 충분히 두꺼울 때 압력분포와 마찰계 수의 근사해를 구하였다. 압력분포의 모양은 점탄성층의 물성을 표시하는 지수값, 즉 .alpha.<1/2, .alpha.=1/2, .alpha.>1/2에 따라서 크게 다르다. 한편, 수치해석에 의하면 마찰 계수에 대한 근 사해는 강성체의 미끄럼 속도, 점탄성 층의 두께, 탄성체의 영율 (E$_{o}$ )과 점탄성층의 시효 성탄성계수 (E$_{v}$ )의 차, 즉 E$_{o}$ /E$_{v}$ 에 따라 변화함을 알 수 있다. 즉, 탄성체가 점탄성층에 비하여 딱딱하면 할수록, 또 강성체 속도가 느리면 느릴수록 마찰계수는 작아진다. 그리고 불성의 지수(.alpha.)가 커지면 커질수록 근사해의 수렵 속도는 느려지게 되고 지 수(.alpha.)가 1에 가까워지면 점탄성층의 탄성효과는 점성효과에 비하여 거의 무시할 수 있으며 근사해는 의미가 없어지게 된다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1998년도 추계학술대회 학술발표 논문집
• /
• pp.390-396
• /
• 1998

본 논문은 퍼지 논리 제어기(FLC)의 근사화 능력과 제어 성능을 동시에 향상시키는 정확한 무게 중심(Center Of Gravity; COG) 비퍼지화기를 제안한다. 본 논문은 비퍼지화 과정이 최적 선택의 한 과정이며 비퍼지화 방법의 적절한 선택이다. 제안한 COG 비퍼지화기의 정확성은 출력 소속 함수를 여러 개의 설계 파라메터(중신, 폭, 변경자(modifier))로 나타내고 이들 설계 파라메터들을 학습과 진화의 Lamarckian 상호 적응에 의하여 갱신함으로써 얻어진다. 이러한 학습과 진화의 상호 적응은 학습하지 않는 경우 보다 빠르게 최적 COG 비퍼지화기를 얻도록 하며, 보다 넓은 범위의 탐색으로최적해를 찾을 가능성을 높여 준다. 제안한 설계 방법은 목적 함수의 가중치를 조절하여 높은 근사화 능력, 높은 제어 성능, 또는 이들간의 균형된 성능을 갖는 다양한 특정 응용형(Application-specific)COG 비퍼지화기를 제공한다. 제안한 상호적응 COG 비퍼지화기의 설계방법을 트럭 후진 주차 제어 문제에 적용하여, 각각 시스템 오차와 평균 추적 거리로 나타내어진 근사화 능력과 제어 성능을 기존의 COG 비퍼지화기와 비교한다.

• 한국지능시스템학회논문지
• /
• 제15권5호
• /
• pp.527-532
• /
• 2005

본 논문에서 불확실한 근사화 오차 유계 추정을 이용한 불확실한 비선형 계통에 대한 적응 퍼지 슬라이딩 모드 제어기를 제안하였다. 계통 출력이 기준 출력을 추종하기 위해 시스템의 불확실성은 결론부 파라미터의 적응 알고리즘에 의해 온라인으로 조정되는 IF-THEN 규칙을 가지는 퍼지 시스템에 의해 근사화하였다. 또한 근사화 오차가 미지의 상수에 의해 유계된다는 가정 하에 리아프노프 합성법으로 근사화 오차 유계 추정 알고리즘을 제안하였다. 전체 제어 시스템은 제어기내의 모든 신호가 균등 유계이고 추종오차가 점근 안정함을 보장한다. 제안한 적응 퍼지 슬라이딩 모드 제어기의 성능을 도립진자 계통에 대한 컴퓨터 모의실험을 통해 입증하였다.

• 한국정보통신학회논문지
• /
• 제18권1호
• /
• pp.129-134
• /
• 2014

본 논문은 디지털-아날로그 변환기(DAC: digital-to-analog converter), SAR 로직, 그리고 비교기로 구성된 10-bit 10-MS/s 비동기 축차근사형(SAR: successive approximation register) 아날로그-디지털 변환기(ADC: analog-to-digital converter)를 제안한다. Rail-to-rail의 입력 범위를 가지는 설계된 비동기 축차근사형 아날로그-디지털 변환기는 샘플링 속도를 향상시키기 위해 MOM(metal-oxide-metal) 커패시터를 이용한 바이너리 가중치 기반의 디지털-아날로그 변환기를 사용하여 구현한다. 제안하는 10-bit 10-MS/s 비동기 축차근사형 아날로그-디지털 변환기는 0.18-${\mu}m$ CMOS 공정에서 제작되고 면적은 $0.103mm^2$를 차지한다. 1.1 V의 공급전압에서 전력소모는 0.37 mW를 나타낸다. 101.12 kHz와 5.12 MHz의 아날로그 입력 신호에 대해 측정된 SNDR은 각각 54.19 dB와 51.59 dB이다.

• 한국전산구조공학회논문집
• /
• 제29권3호
• /
• pp.237-244
• /
• 2016

본 연구는 재료비선형 문제를 다루기 위한 비선형 MLS 차분법의 정식화 과정을 제시한다. MLS 차분법은 절점모델을 기반으로 고속 미분근사식을 활용하여 지배 미분방정식을 직접 이산화 하는데, 변수를 변위로 일원화한 Navier 방정식을 사용하여 탄성재료 문제를 다룬 기존의 MLS 차분법은 재료의 구성방정식을 별도로 고려할 수 없다. 본 연구에서는 비선형 재료의 구성방정식을 반영할 수 있는 강정식화를 위해 1차 미분근사를 반복 사용하는 겹미분근사를 고안했다. 응력의 발산으로 표현되는 평형방정식을 그대로 이산화하고 Newton 방법을 적용하여 반복계산을 통해 수렴해를 찾는 비선형 알고리즘을 제시했다. 응력 계산과 내부변수의 갱신은 return mapping 알고리즘을 활용하였고, 알고리즘 접선계수(algorithmic tangent modulus)의 적용을 통해 빠르고 안정적인 반복계산이 가능하도록 하였다. 재생성 시험을 통해 겹미분근사의 정당성을 검증했고, 비선형재료에 대한 인장문제의 해석을 통해 개발된 비선형 MLS 차분 알고리즘의 정확성과 안정성을 확인하였다.

• 한국통신학회논문지
• /
• 제16권10호
• /
• pp.981-991
• /
• 1991

LQG의 강인성 증진을 위하여 제안된 LGQ/LTR방법은 비 최소위상 플랜트에 대하여 적용할 수 없는 이론적 제한성을 갖는다. 본 논문에서는 비 최소위상 플랜트에 대해서도 적용될 수 있는 세 단계로 구성된 새로운 LQG/LTR방법을 제안한다. 첫번째 단계로 주어진 비 최소위상 플랜트를 최소위상 플랜트로 근사화 시키기 위한 부가적인 feed-forward 보상기를 설계하며 다음 단계에서 전개사양에 맞도록 근사화된 비 최소위상 플랜트에 대하여 목표 루우프를 설계한다. 마지막 단계로 개루우프의 전달함수가 목표 루우프로 회복시키는 LTR을 설계한다. 제안된 방법이 비 최소위상 플랜트에 대한 제약을 해결할 수 있음을 시뮬레이션 예제를 통하여 보인다.

• 디지털콘텐츠학회 논문지
• /
• 제3권2호
• /
• pp.197-209
• /
• 2002

다각형 기반 형상 부호화 기법은 정보량을 줄이기 위해 정점수를 줄일 경우, 근사 다각형 에지들 간의 연결이 원 윤곽선과는 다르게 급변함으로써 근사 오차가 급격히 증가한다. 반면에, 허용 왜곡을 작게 하여 근사 오차를 줄일 경우, 정점 수가 급격히 늘어나 정점을 부호화하기 위해 많은 정보량이 소요되는 문제점이 있다. 제안된 방법에 있어서, 부호기는 다각형 에지와 원 윤곽 세그먼트가 이루는 모양과 가장 유사한 왜곡 패턴의 유형을 찾아 부호화하고 복호기는 복호된 왜곡 패턴 정보로부터 근사 정점을 산술적으로 구해낸다. 이를 통해, 부가 정보의 증가를 효과적으로 억제시키면서도 전체적으로는 정점수가 늘어나 기존의 방법보다. 다각형 에지의 급속한 변화를 현저하게 완화시킴으로써 좀 더 부드러운 근사 모양 정보를 얻을 수 있다. 컴퓨터 시뮬레이션 결과를 통해 고찰할 때, 제안된 방법은 기존의 방식에 비해 왜곡이 적으며, 동일한 왜곡을 가지는 근사 모양 정보를 부호화하는데 필요한 비트량이 기존의 방법에 비해 대략 $10{\sim}20%$ 정도 감소함을 알 수 있다.

• 한국지능시스템학회논문지
• /
• 제21권5호
• /
• pp.653-659
• /
• 2011

심전도 신호는 일반적으로 200Hz 이상의 주파수로 표본화 하므로 장시간의 심전도 신호를 획득할 경우 데이터가 방대해진다. 이러한 신호를 저장 및 전송하기 위해서는 효율적인 신호 압축을 필요로 한다. 본 논문에서는 B-spline 근사화를 이용하여 심전도 신호를 압축하는 방법을 제안한다. B-spline 곡선의 국부적 제어성(local controllability) 특성으로 인하여 원신호를 부분적으로 근사화할 수 있으며, 이를 통하여 방대한 심전도 신호를 압축할 수 있다. 따라서 본 논문에서는 응용수학의 근사이론 및 기하학적 모델링에 널리 사용되고 있는 비균일 B-spline 근사화 기법으로 효율적인 압축 방안을 제시한다. 제안한 알고리즘의 유효성을 확인하기 위해 실제 심전도 임상 데이터인 MIT-BIH 데이터베이스를 이용하여 실험을 수행하며, 그 결과로부터 제안한 기법을 이용한 B-spline 근사화 압축 방법의 효용성을 입증한다.

• 한국전자통신학회논문지
• /
• 제17권4호
• /
• pp.671-678
• /
• 2022

근사 컴퓨팅은 정확한 결과 대신에 허용 가능한 정도의 부정확한 결과를 도출하는 연산 기법이다. 근사 곱셈은 고성능, 저전력 컴퓨팅을 위한 근사 컴퓨팅 방식 중 하나이다. 본 논문에서는 근사 4-2 compressor와 향상된 전가산기를 사용하여 고집적·저전력·고속 근사 곱셈기를 제안하였다. 근사 4-2 compressor를 사용한 근사 곱셈기는 정확, 근사, 상수 수정 영역의 3개 영역으로 구성되어 있으며, 효율적인 부분 곱 감소 방식을 적용하여 각 영역의 크기를 조절하면서 성능을 비교하였다. 제안한 근사 곱셈기는 Verilog HDL로 설계하였고, 25nm CMOS 공정에서 Synopsys Design Compiler(DC)를 이용하여 면적, 전력, 지연시간을 분석하였으며, 기존의 근사 곱셈기에 비해 면적을 10.47%, 전력을 26.11%, 지연시간을 13% 줄였다.