• 대한기계학회논문집A
• /
• 제38권8호
• /
• pp.887-892
• /
• 2014

일반적인 자기연마가공에서 브러쉬는 연마입자와 자성입자 그리고 약간의 절삭유가 혼합되어 형상을 갖춘다. 그러나 공구가 고속으로 회전하게 되면 대부분의 연마입자는 원심력의 증가로 공구에서부터 떨어져나간다. 이러한 현상은 가공 효율을 저하시키는 결과를 야기한다. 이러한 문제점을 해결할 수 있는 방법 중 하나는 절삭유 대신에 실리콘 겔과 같은 고점성의 물질을 사용하여 입자의 구속을 증가시키는 것이다. 연마입자의 과도한 탈락에 대응하는 또 다른 방법은 습식자기연마(WMAP)이다. 습식자기연마는 절삭유가 공작물의 표면에 충분히 공급된 상태의 자기연마를 의미한다. 본 연구에서는 습식자기연마에서 구속된 연마입자의 구속량과 표면거칠기 향상의 상관관계를 분석하였다. 그 결과 습식자기연마에서 연마입자의 구속률이 낮음에도 불구하고 표면거칠기가 더 많이 향상됨을 알 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제15권1호
• /
• pp.45-50
• /
• 2008

Through via 3D SiP의 평탄화 공정에 적용하기 위해 전기도금법을 이용하여 직경 $50{\mu}m$와 $20{\mu}m$ via를 구리로 채운 후 전해연마를 실시하여 전해액 종류와 첨가제에 따른 특성을 분석하였다. 전해연마시 양극과 음극의 전위차 변화를 측정하여 평탄화 공정의 종료 시점을 판단하였다. 인산에 가속제인 acetic acid와 억제제인 glycerol을 첨가한 전해액으로 전해연마를 실시하여 via 형상 안팎의 단차를 제거하면서 평탄화를 이를 수 있었고, 양극과 음극의 전위차가 급격히 증가하는 시점에서 공정을 종료하여 via 위에 과도금된 구리만을 제거할 수 있었다.

• 대한기계학회논문집A
• /
• 제28권5호
• /
• pp.617-623
• /
• 2004

This paper describes a dynamic thermal model for a representative dual axis rotational Chemical-Mechanical Polishing (CMP) tool. The model is one-dimensional but configured in the two-dimensional space and consists of three sub-models (pad, wafer and slurry fluid), with the first and the second that are time-dependent heat conduction-convection models with linear stationary (wafer) and nonlinear moving (pad) boundary conditions, and the last one that is a heat transport-convection model (slurry fluid). The modeling approach is validated by comparing the simulation results with available experimental data.

• 한국전기전자재료학회논문지
• /
• 제13권7호
• /
• pp.568-574
• /
• 2000

We have been optimized tungsten(W) plug CMP(chemical mechanical polishing) characteristics using two different kinds of component of slurry and two different kinds of pad which have different hardness. The comparison of oxide film roughness on around W plug after polishing has been carried out. And W plug recess for consumable sets and dishing effect at dense area according to the rate of over-polishing has been investigated. Also the analysis of residue on surface after cleaning have been performed. As a experimental result we have concluded that the consumable set of slurry A and hard pad was good for W plug CMP process. After decreasing the rate of chemical reaction of silica slurry and adding two step buffering we could reduce the expanding of W plug void however we are still recognizing to need a more development for those kinds of CMP consumables.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2016년도 추계학술대회 논문집
• /
• pp.180-180
• /
• 2016

보론이 도핑된 $3{\times}3cm$ 크기의 p 형 다결정 실리콘 기판의 표면을 경면연마한 후, 다이아몬드 입자의 seeding을 위해 슬러리 중 다이아몬드 분말의 입도를 5 nm로 고정하고 초음파 전처리 공정을 진행한 후, 다이아몬드 박막을 증착하였다. 다이아몬드 증착은 Microwave Plasma Chemical Vapor Deposition 장비를 이용하였으며, 공정 조건은 초기 진공 $10{\times}10^{-3}Torr$, 공정 가스 비율 $Ar:CH_4=200:2$, 가스 유량 202 sccm, 공정압력 90 Torr, 마이크로웨이브 파워 600 W, 기판 온도 $600^{\circ}C$이었다. 기판에 DC bias 전압을 인가하는 것을 공정 변수로 하여 0, -50, -100, -150, -200 V로 변화시켜가며, 0.5, 1, 2, 4 h 동안 증착을 진행하였다. 주사전자현미경과 XRD, AFM, 접촉각 측정 장비를 이용하여 증착된 다이아몬드 입자와 막의 특성을 분석하였다. 각 bias 조건에서 초기에는 다이아몬드 입자가 형성되어 성장되었다가 시간이 증가될수록 연속적인 다이아몬드 막이 형성되었다. Table 1은 각 bias 조건에서 증착 시간을 4 h까지 변화시키면서 얻은 다이아몬드 입자 또는 박막의 높이(두께)를 나타낸 것이다. 2 h까지의 공정 초기에는 bias 조건의 영향을 파악하기 어려운데, 이는 bias에 의한 과도한 이온포격으로 입자가 박막으로의 성장에 저해를 받는 것으로 사료된다. 증착시간이 4 h가 경과하면서 -150 V 조건에서 가장 두꺼운 막이 성장되었다. 이는 기판 표면을 덮은 다이아몬드 박막 위에서 이차 핵생성이 bias에 의해 촉진되기 때문으로 해석된다. -200 V의 조건에서는 오히려 막의 성장이 더 느렸는데, 이는 Fig. 1에 보이듯이 과도한 이온포격으로 Si/diamond 계면에서 기공이 형성된 것과 연관이 있는 것으로 보인다.

• 한국전기전자재료학회논문지
• /
• 제13권10호
• /
• pp.812-816
• /
• 2000

It is very important to understand the correlation of between inter dielectric(ILD) CMP process and various facility factors supplied to equipment to equipment system. In this paper, the correlation between the various facility factors supplied to CMP equipment system and ILD-CMP process was studied. To prevent the partial over-polishing(edge hot-spot) generated in the wafer edge area during polishing, we analyze various facilities supplied at supply system. With facility shortage of D.I water(DIW) pressure, we introduced an adding purified $N_2$(P$N_2$)gas in polishing head cleaning station for increasing a cleaning effect. DIW pressure and P$N_2$gas factors were not related with removal rate, but edge hot-spot of patterned wafer had a serious relation. We estimated two factors (DIW pressure and P$N_2$gas) for the improvement of CMP process. Especially, we obtained a uniform planarity in patterned wafer and prohibited more than 90% wafer edge over-polishing. In this study, we acknowledged that facility factors supplied to equipment system played an important role in ILD-CMP process.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.112-112
• /
• 2008

박막형 태양전지에 관한 연구는 1954년 D.C. Reynolds 가 단결정 CdS 에서 광기전력을 발견하면서부터 시작되었다. 고효율 단결정 규소 태양전지가 간편하게 제작되고 박막형 태양전지의 수명문제가 대두되어 한때는 연구가 중단되어지기도 하였으나, 에너지 문제가 심각해지면서 값이 저렴하고 넓은 면적에 쉽게 실용화 할 수 있는 박막형 태양전지에 많은 관심을 가지게 되었다. 박막형 태양전지에 사용되는 CdS는 II-VI 족 화합물 반도체로서 에너지금지대폭이 2.42eV인 직접천이형 n-type 반도체로서 대부분의 태양광을 통과시킬 수 있으며 가시광선을 잘 투과시키고 낮은 비저항으로서 광흡수층인 CdTe/$CuInSe_2$ 등과 같이 태양전지의 광투과층(윈도레이어)으로 널리 사용되고 있다. 이러한 이종접합 박막형 태양전지의 효율을 높이기 위해선 윈도레이어 재료인 CdS 박막의 낮은 전기 비저항치와 높은 광 투과도 값이 요구되어지고 있다. CdS 박막의 제작방법으로는 spray pyrolysis법, 스크린프린팅, 소결법, puttering법, 전착법, CBD(chemical bath deposition)법 및 진공증착법 등의 여러 가지 방법들이 보고되었다. 이 중 sputtering의 경우, 다른 방법들에서는 얻기 어려운 매우 얇은 두께의 박막 증착이 가능하며, 균일성 또한 우수하다. 또한 대면적화가 용이하여 양산화 기술로는 다른 제조 방법들에 비해 많은 장점을 가지고 있다. 따라서 본 연구에서는 sputtering에 의해 증착한 CdS의 박막에 광투과도 등의 향상을 위하여 CMP( chemical mechanical polishing) 공정을 적용하여 표면 특성을 개선하고자 하였다. 그 기초적인 자료로서 CdS 박막의 CMP 공정 조건에 따른 연마율과 비균일도, 표면 특성 등을 ellipsometer, AFM(atomic force microscopy) 및 SEM(scanning electron microscope) 등을 활용 하여 분석하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 춘계학술대회 논문집 전자세라믹스 센서 및 박막재료 반도체재료 일렉트렛트 및 응용기술
• /
• pp.31-34
• /
• 2000

It is very important to understand the correlation of between inter layer dielectric(ILD) CMP process and various facility factors supplied to equipment system. In this paper, the correlation between the various facility factors supplied to CMP equipment system and ILD CMP process were studied. To prevent the partial over-polishing(edge hot-spot) generated in the wafer edge area during polishing, we analyzed various facilities supplied at supply system. With facility shortage of D.I. water(DIW) pressure, we introduced an adding purified $N_2(PN_2)$ gas in polishing head cleaning station for increasing a cleaning effect. DIW pressure and PN2 gas factors were not related with removal rate, but edge hot-spot of patterned wafer had a serious relation. We estimated two factors (DIW pressure and PN2 gas) for the improvement of CMP process. Especially, we obtained a uniform planarity in patterned wafer and prohibited more than 90% wafer edge over-polishing. In this study, we acknowledged that facility factors supplied to equipment system played an important role in ILD-CMP process.

• 한국재료학회지
• /
• 제4권2호
• /
• pp.127-135
• /
• 1994

직접 접합된 Si 기판들의 접합계면에 관하여 연구하였다. 경사 연마 및 결함묘사, 계면의 비등방성 식각, TEM 및 HR-TEM 등의 방법들을 이용하여 접합계면에 발생하는 계면결함과 과도영역, 여러형태의 void 들, 계면 산화막의 형성 및 안정화 과정등을 조사하였다. 또한 접합된 $Si-Sio_{2}$계면과 일반적인 $Si-Sio_{2}$계면의 형상등을 비교 검토하였다.

• 마이크로전자및패키징학회지
• /
• 제9권4호
• /
• pp.17-23
• /
• 2002

최근 반도체 소자의 고속화 및 고집적화에 따라 배선 패턴이 미세화 되고 다층의 금속 배선 공정이 요구됨에 따라 단차를 줄이고 표면을 광역 평탄화 시킬 수 있는 STI-CMP 공정이 도입되었다. 그러나, STI-CMP 공정이 다소 복잡해짐에 따라 질화막 잔존물, 찢겨진 산화막 결함들과 같은 여러 가지 공정상의 문제점들이 심각하게 증가하고 있다. 본 논문에서는 이상과 같은 CMP 공정 결함들을 줄이고, STI-CMP 공정의 최적 조건을 확보하기 위해 트렌치 깊이와 STI-fill 산화막 두께가 리버스 모트 식각 공정 후, 트랜치 위의 예리한 산화막의 취약함과 STI-CMP공정 후의 질화막 잔존물 등과 같은 결함들에 미치는 영향에 대해 연구하였다. 실험결과, CMP 공정에서 STI-fill의 두께가 얇을수록, 트랜치 깊이가 깊을수록 찢겨진 산화막의 발생이 증가하였다. 트랜치 깊이가 낮고 CMP 두께가 높으면 질화막 잔존물이 늘어나는 반면, 트랜치 깊이가 깊어 과도한 연마가 진행되면 활성영역의 실리콘 손상을 받음을 알 수 있었다