

## 직접 접합된 Si-Si, Si-SiO<sub>2</sub>/Si 기판쌍의 접합 계면에 관한 연구

주병권 · 방준호\* · 이유희 · 박종완\* · 차규현\*\* · 오명환

KIST 정보전자연구부

\*한양대학교 금속공학과

\*\*고려대학교 전자공학과

### Study on the Bonding Interface in Directly-Bonded Si-Si and Si-SiO<sub>2</sub>/Si Wafer Pairs

B.K.Ju, J.H. Bhang\*, Y.H. Lee, J.W. Park\*, K.H. Tchah\*\* and M.H. Oh

Div. of Electronics and Information Technology, KIST,

\*Dept. of Metallurgical Engineering, Hanyang Univ.,

\*\*Dept. of Electronic Engineering, Korea Univ.

**초 록** 직접 접합된 Si 기판들의 접합계면에 관하여 연구하였다. 경사 연마 및 결합 묘사, 계면의 비동방성 쇠각, TEM 및 HR-TEM 등의 방법들을 이용하여 접합계면에 발생하는 계면결합과 과도영역, 여러 형태의 void들, 계면 산화막의 형성 및 안정화 과정 등을 조사하였다. 또한 접합된 Si-SiO<sub>2</sub>계면과 일반적인 Si-SiO<sub>2</sub>계면의 형상등을 비교 검토하였다.

**Abstract** We investigated the bonding interfaces of directly-bonded Si-Si and Si-SiO<sub>2</sub>/Si wafer pairs. By the angle lapping-delineation, anisotropic etching, and (HR)-TEM observation methods, we studied on the interface defects and the transient region originated from the interface stress, the various types of voids, the formation and stability of interfacial oxide. We also compared the interface image of the bonded Si-SiO<sub>2</sub> with that of a typically grown Si-SiO<sub>2</sub>.

### I. 서 론

접착 배개물이나 강한 전기장을 인가하지 않고 간단한 화학처리와 후 열처리를 통해 전기적 및 재료적인 연속성을 갖도록 Si 기판을 접착시키는 직접접합(silicon direct bonding : SDB) 방법은 1985년 J.B. Lasky 등에 의해 최초로 보고된 이래<sup>1)</sup>, 최근에는 ZMR, SIMOX 등과 함께 상업화가 가능한 핵심적인 SOI(silicon-on-insulator) 기술의 하나로 떠오르고 있다<sup>2)</sup>.

SDB 접합방법을 이용하면 전위(dislocations) 등의 결함이 적은 우수한 결정상의 Si 층을 얻을 수 있고, 절연층의 선택사양(재료, 두께, 질 등)이 자유로우며, 제조 가격이 저렴하다는 등의 장점때문에 Si 기판을 이용한 초소형 기계구조 및 센서 분야에서도 그 응용분야가 급속히 확대되고 있다<sup>3)</sup>. 이러한 SDB

방법에 있어서 반드시 해결하여야 할 난점은 비접합 영역(void 또는 gap)과 결합이 없는 완전한 구조적 접합과 접합 후 Si 기판의 박판화(thinning tech.)에 달려있으며 이는 최근의 여러 연구들이 지향하고 있는 공통적 목표이기도 하다<sup>4)</sup>.

본 연구에서는 접합된 Si-Si, Si-SiO<sub>2</sub>/Si 기판쌍들에 대해 다양한 관찰 방법을 적용하여 변형력에 의해 발생하는 계면결합과 과도영역, 여러 형태의 void들, 계면 산화막의 형성 및 안정화 과정, 그리고 접합된 Si-SiO<sub>2</sub>계면과 일반적인 Si/SiO<sub>2</sub>계면간의 형상등을 조사함으로써 SDB 기술의 응용에 대한 효과적인 자료를 제시하고자 한다.

### II. 실험방법

이 실험에 적용된 접합방법은 이미 발표된 바 있다<sup>5)</sup>. 즉, 사용된 Si 기판은 4인치,  $\rho=4.5$

~ $5.5\Omega\text{cm}$ , p형, (100)으로 이를  $1.5 \times 1.5\text{cm}$ 의 크기로 잘라 사용하였다. Si 시편들을 RCA 방법에 의해 세정한 다음,  $60^\circ\text{C}$ 의  $6\text{H}_2\text{O} + \text{H}_2\text{O}_2 + 4\text{NH}_4\text{OH}$  용액내에 3분간 담궈 표면에 다양한 OH기들을 형성(hydrophilizing)한 뒤 두 개의 시편을 한 쌍으로 하여 상온에서 Van der Waals 접합을 행하였다. 비교적 약하게 접합된 시편들은 보다 강한 접합을 형성하기 위해  $1100^\circ\text{C}$ 의 질소 분위기내에서 열처리되었다. 각 시편에 따른 접합 조건을 표 1과 같다.

Table 1. Conditions of prepared samples.

시 편 명	조 건
BS1	Si-Si 열처리 : 질소- $1100^\circ\text{C}$ -30분
BS2	Si-Si 열처리 : 질소- $1100^\circ\text{C}$ -120분
BSR1	Si-Si 열처리 : 질소- $1100^\circ\text{C}$ -60분 3.5° rotated
BO1	Si-950nm $\text{SiO}_2$ on Si 열처리 : 질소- $1100^\circ\text{C}$ -180분

### III. 관찰결과 및 토의

#### III-1. 경사연마 및 결합묘사 방법

접합된 기판 쌍에서 한쪽 기판을  $10\mu\text{m}$ 만 남도록 기계적으로 연마한 뒤 이를 다시 수평에 대해  $2^\circ 52'$ 의 각도를 갖도록 경사연마하여 그림 1에 도시한 바와 같은 구조를 얻었다.






Fig. 1. Schematic representation of thinned and angle-lapped wafer pair.

그림 2의 (a)와 (b)는 각각 시편 BS1과 BS2를 경사 연마할 때 기계적 충격에 의해 발


생하는 파괴현상으로 이는 void가 형성되어 있던 부분이 떨어져 나간 것으로 생각된다. 그림 2(a)의 경우 void의 지름은 약  $170\mu\text{m}$



(a)



(b)



(c)

Fig. 2. Microvoids appeared during an angle-lapping process having a diameters of a few hundred micrometers (a), and a few micrometers (b) in Si-Si bonded pairs. And a photograph of angle-lapped Si-SiO<sub>2</sub>/Si wafer pair(c).

정도로 측정되는데 이와 같이 시편 BS1에서 는 지름이 수mm에 이르는 몇몇 macrovoid와 함께, 수십 μm~수백 μm 크기의 microvoid들이 다량 발견되었다. S.J.Yun등은 이러한 microvoid들의 발생원인을 부주의한 처리에 따른 표면손상, 미소먼지입자, 그리고 micro gas trap을 들고 있는데<sup>6</sup>, 그림 2만으로는 이의 원인을 정확히 추정할 수 없다. 보다 오랜 시간 열처리를 한 시편 BS2의 경우 그림 2(b)에 보인 바와 같이 기판간의 접합반응이 활성화되면서 void의 지름이 수μm이내로 감소하고 있다. 이와 같이, 경사연마 방법을 이용하면 지름 수 μm, 폭 1μm 이하의 매우 작은 microvoid들을 간단히 관찰할 수 있다. 아울러 그림 2(c)는 시편 BO1을 경사연마한 모양으로 습식 열산화법으로 성장된 약 900nm 두께의 SiO<sub>2</sub>막이 두 장의 Si 기판 사이에 샌드 위치 형태로 끼워져있다.

다음으로 경면 연마(mirror polishing) 단계를 거쳤는데 얇아진 접합계면근처에서 그림 3과 같은 지름 100μm 정도의 void들을 간혹 볼 수 있었다. 이는 Van der Waals 접합시 포획된 기체들이 온도가 올라감에 따라 부풀어 오르는 현상으로 micro gas trap이라 부르기도 한다<sup>6,7)</sup>. void의 모양이 원형의 Newton's ring 모양을 띠지 않는 것은 박판화된 실리콘의 두께가 비교적 두껍기 때문이라 생각된다.




Fig. 3. Micro gas trap having a diameter of about 100μm.

경면화된 시편은 상온의 Wright 용액내에 2분간 담궈 계면부근에서의 결합들을 묘사하여 보았다. Wright 용액의 조성은 2g Cu(NO<sub>3</sub>)<sub>2</sub>·3H<sub>2</sub>O in 60ml H<sub>2</sub>O + 60ml 48% HF + 30ml 69% HNO<sub>3</sub> + 30ml 5M CrO<sub>3</sub> + 60ml acetic acid이고, 이 용액의 Si 기판에 대한 치작율은 약 1μm/min이며, (100) 및 (111) 표면의 결합묘사에 적합한 것으로 알려져 있다<sup>8)</sup>.




Fig. 4. Si-Si bonding interface after angle-lapping and Wright etching (for the sample BS1).

시편 BS1에 있어서의 결과를 그림 4에 나타내었다. 접합 계면을 중심으로 박판화된 Si 기판측으로만 약  $2.1\mu\text{m}$  정도의 두께에 이르기 까지(사진상으로는 약 4.2cm 정도이나 이의 실제배율은  $1/\sin^2 52' \times 1000$ 으로 주어짐) 결정 결함들이 분포되어 있는데, 접합 계면에서 야기된 변형력이 얇은 Si측으로 영향을 미친 것으로 볼 수 있다.

한편, 그림 5는 역시 식각된 시편 BS1에서




Fig. 5. Photographs showing microvoids appeared during Wright etching (a), their magnified one (b) and their destruction as the etching was proceeded (c).

나타난 void들이다. 그림 5(a)의 경우, 삽입된 그림에서 보여주듯이 경사연마에 의해 상대적으로 얇아진 void 부분이 화학적 식각에 의해 먼저 드러나는 형태이다. 이는 그림 5(b)에 보였듯이 약  $1\sim2\mu\text{m}$  정도의 간격으로 기판들을 격리시키고 있다. 또한 그림 5(c)는 이러한 형태의 void들이 점차로 파괴되어가는 과정을 보이고 있다.

그림 6은 보다 장시간 열처리를 행한 시편 BS2의 경우로 시편 BS1과 비교할 때, 계면 결함이 집중 분포되어 있는 영역이  $2.4\mu\text{m}$  정도로 다소 넓어졌을 뿐 비교적 유사한 모양을 띠고 있다. 따라서 보다 장시간의 열처리가




Fig. 6. Si-Si bonding interface after angle-lapping and Wright etching (for the sample BS2).

계면에서의 변형력을 완화하는데 큰 기여를 하지는 않는 것으로 추정할 수 있으나 이의 구체적인 규명을 위해서는 보다 보완적인 연구가 필요하다.

한편, 열산화막이 삽입된 구조인 시편 BO1의 경우, Wright 용액내에 2분간 담구었을 때 그림 7(a)와 같은 형상을 얻을 수 있었다. 본 실험에서 측정한 결과 Wright 용액내에서  $\text{SiO}_2$ 막의 식각율은 대략  $100\text{nm/min}$ 으로 Si 기판의 경우에 비해  $1/10$ 정도로 나타났으며 이로 인해 산화막층은 다소 외부로 돌출된 구조를 이루고 있다. Si층이 제거되고 산화막이 드러난 부분에 먼지입자에 의해 발생한 것으

로 보이는 void의 흔적이 남아있다. 아울러 상부 Si층이 마치 벗겨지듯이 제거되고 있으며 그 모서리가 비교적 매끄럽지 못한 점으로 미루어보아 산화막과 Si층간에 완전한 구조적인 연결이 이루어지지 않고 있는 것으로 볼 수 있다.

또한 산화막과 하부 Si 기판간의 계면(열산화시 형성되는 산화막-Si층의 계면)에 움푹 들어간 영역이 존재하는데 이를 확대하면 그림 7(b)와 같다. 이는 산화막과 Si층간에 존재하는 과도영역이 서로 현저히 나른 식각율 차이로 인해 가시화된 것으로 생각된다.




Fig. 7. Si-SiO<sub>2</sub>/Si bonding interface after angle-lapping and Wright etching(for the sample BO1)(a) and a magnification of the transient region (b).

### III-2. 비등방성 식각된 접합 계면의 관찰

K. Mitani 등은 KOH용액으로 접합계면이 위치한 단면을 비등방성 식각한 뒤 void 및 접합 강도 등을 평가한 바 있다<sup>9)</sup>. 본 실험에서는 그림 8에 보인 바와 같이 (100) Si 기판에 대해, 접합 단면이 (110)면과 (100)면이 되도록 절단하였다. 절단된 시편은 90±1°C의 KOH 수용액(44g KOH in 100ml water)내에서 4분간 식각한 뒤 참고문헌<sup>9)</sup>에 의거하여 비등방성 식각된 접합계면을 Nomarsky phase-contrast microscope와 SEM으로 관찰하였다.






Fig. 8. Illustration of cutting lines for bonded (100) wafer pairs.

그림 9의 (a)와 (b)는 각각 시편 BS1과 BS2의 (110) 접합계면을 식각하였을 때 나타나는 void들의 모양이다. 두 경우 모두 void의 모양이 매우 명확히 나타나고 있으며, 보다 장시간동안 열처리를 행한 BS2의 경우 상대적으로 void의 생성정도가 감소하였다.

그림 10(a)는 시편 BSR1 (110) 기준면에 대해 45°로 절단한 면, 즉 (100) 단면을 비등방성 식각한 후의 모양으로 접합계면을 중심으로 양쪽이 균일하고 평탄하게 식각된 형태를 띠고 있음을 볼 수 있다. 반면에, 시편 BSR1을 (110) 기준면에 대해 90°로 절단한



(a)



(b)


Fig. 9. KOH-etched (110) bonding interfaces for the sample BS1 (a) and BS2 (b)

면, 즉 (110) 단면의 경우, 그림 10(b)에 보인 바와 같이 계면에 존재하는 자연산화막이 식각 마스크로 작용함으로써 이를 정점으로한 {111} facet들이 연속적으로 계면을 따라 존재하게 된다. 이러한 facet들은 BS1과 BS2 등에서도 발견되나 BSR1과 같이 고온 열처리 시 계면 산화막이 안정화되어 유지되는 범위인 임계각이상으로 두개의 기판을 비정합(misalignment 또는 rotated)할 경우 그 영향은 더욱 현저히 나타나게 된다<sup>9,10</sup>.

시편 BO1의 (110) 단면을 KOH용액으로 식각한 뒤 식각계면의 모양을 그림 11에 나타내었다. 초기부터 강한 접합이 이루어진 경우 그림 11(a)와 같이 접합계면에는 역시 계면의 열산화막을 정점으로 잘 정렬된 {111} facet들이 연속적으로 존재하는데 이는 앞서 서술하였듯이 계면 산화막이 {111} facet line



(a)



(b)

Fig. 10. KOH-etched (100) (a) and (110) bonding interfaces (b) for the sample BSR1.

의 형성원인이 됨을 보여주고 있다. 이러한 {111} facet line의 형성 정도와 모양은 계면 산화막의 안정화(stability)는 물론 분해(disintegration), 구형화(spheroidization)와 밀접한 연관이 있으며 이는 또한 접합강도에도 영향을 미칠 것으로 생각되는데 이에 관해서는 현재 연구가 진행중에 있다<sup>11</sup>.

초기에 약한 접합이 이루어졌거나 void가 존재할 경우 그림 11(b)에 보인 바와 같이 계면의 한쪽 측면(bare Si측)에서만 홈(groove)이 존재하는데 이는 Mitani 등이 보고한 결과와 매우 잘 일치한다.<sup>9</sup>

### III-3. TEM에 의한 계면 산화막의 관찰

3.5°의 각도로 회전(비정합)되어 접합된 시편 BSR1의 경우 그림 12(a)에 보인 바와 같이 접합계면을 따라 일정두께의 계면층이 매우 균일하게 존재하고 있음을 알 수 있다. 이




Fig. 11. KOH-etched (110) bonding interfaces for the well-bonded case (a) and weakly-bonded case (b) in the sample BO1.

러한 계면층이 존재하는 접합 계면에 대한 회  
절무늬는 그림 12(b)와 같이 나타나는데, 이  
를 통하여 두장의 비정합된 단결정 Si 기판의  
사이에 비정질 물질이 존재하고 있음을 명확  
히 알 수 있다.

이러한 비정질 물질은 접합 이전에 형성된  
자연산화막과 고온 열처리 시 Si 기판내로부터  
외부 확산(out-diffusion)된 산소 끼워들기  
(oxygen interstitial)들에 의해 형성된 것으로,  
고온-장시간의 열처리를 통해서도 이러한 계  
면산화막이 분해 및 구형화되지 않고 일정하  
게 잔류, 즉 안정화되어 남아있는 것은 이미  
보고된 바와 같이<sup>10)</sup>, 임계각 이상으로 회전된  
기판 쌍에 있어서 발생한 나선전위가 산화막  
의 분해과정을 에너지적으로 방해하기 때문에  
풀이된다.




Fig. 12. Cross-sectional TEM (a), diffraction pat-  
tern (b) and high resolution TEM (c) images for  
the sample BSR1.




Fig. 13. Cross-sectional TEM image of bonded Si-SiO<sub>2</sub>/Si structure and HR-TEM images of bonded Si-SiO<sub>2</sub> (b) and typical SiO<sub>2</sub>/Si (c) interfaces.

그림 12(c)는 이러한 계면 산화막의 HR-TEM 사진으로 계면 산화막의 두께는 약 3~4nm 정도가 됨을 관찰할 수 있다.

그림 13(a)는 시편 BO1의 TEM 사진으로, 접합된 Si-SiO<sub>2</sub> 계면과 일반적인 Si/SiO<sub>2</sub> 계면을 함께 나타내고 있다. 기판간의 접합이 잘

이루어졌을 경우, 그림 13(b) 및 (c)에 나타낸 같이 HR-TEM 관찰을 통해서도 두 계면 간에 있어서 별다른 차이는 관찰되지 않았다.

#### IV. 결 론

본 논문에서는 접합된 Si 기판상에 있어서

접합계면에 발생하는 현상들과 이들을 관찰하는 방법들에 대해 다루어 보았다. 우리는 이 실험을 통해 몇몇 참고문헌들에 보고된 연구 결과들 이외에도 다음과 같은 새로운 고안이나 현상을 부가적으로 규명할 수 있었다.

1) 경사연마 및 결합묘사 방법을 이용하면 보다 작은 microvoid들을 직접 확인할 수 있으며, 또한 계면결함들의 가시적인 관찰이 가능하다.

2) 열처리 시간이 길어져도 결합이 발생하는 계면 영역은 크게 줄어들지 않고 있다.

3) 접합계면을 비동방성 식각하여 void를 비롯한 계면상태를 관찰할 경우, {111} facet들의 생성은 계면 산화막에 크게 의존하며 이러한 facet line과 산화막, 그리고 접합강도간의 관계는 보완연구될 필요가 있다.

4) 접합이 잘 이루어졌을 경우, 접합된 Si-SiO<sub>2</sub> 계면과 열산화에 의해 형성된 계면간에는 HR-TEM 관찰을 통해서도 별다른 차이가 관찰되지 않았다.

즉, 접합 계면에는 void이외에도 계면 결합, 계면 산화막에 의한 불연속성 등이 존재한다. 그래서 SOI 구조나 센서용 구조로서 SDB방법이 이용될 때 상술한 불완전성들이 어떠한 문제점들로 작용하는가에 대해서는 보다 광범

위한 연구가 필요하다.

### 참 고 문 현

1. J.B. Lasky et al., IEDM 85, 684(1985).
2. J.-P. Colinge, *Silicon-on-Insulator Technology: Materials to VLSI*, p.53, Kluwer Academic Pub., Netherlands, (1991).
3. P.W. Barth, Sensors and Actuators, A21-A23, 919 (1990).
4. W.P. Maszara, J. Electrochem. Soc., 138 (1), 341(1991).
5. B.K. Ju et al., J. Materials Science, 28, 1168(1993).
6. S.J. Yun et al., J. Electrochem. Soc., 139 (8), 2326(1991).
7. S.Bengston et al., J.Electrochem. Soc., 137 (7), 2297(1990).
8. M.W. Jenkins, J. Electrochem. Soc., 124 (5), 757(1977).
9. K. Mitani et al., Jpn. J. Appl. Phys., 31-1 (4), 969(1992).
10. K.-Y. Ahn et al., J. Appl. Phys., 65(2), 561(1988).
11. B.K. Ju, private communication.