• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.57-66
• /
• 1999

본 논문에서는 50 MHz 수준의 고속 신호 샘플링을 위해 정착시간 최소화 기법을 적용한 12 비트 50 MHz CMOS A/D 변환기(analon-to-digital-converter : ADC) 회로를 제안한다. 제안하는 ADC는 0.35㎛ double-poly five-metal n-well CMOS 공정을 사용하여 설계 및 레이아웃되었으며, 응용되는 시스템의 속도, 해상도 및 면적 등의 사양을 고려하여 다단 파이프라인 구조가 적용되었다. 기존의 파이프라인 구조를 가진 ADC의 경우, 동작속도를 제한하는 결정적인 회로 불럭은 잔류전압 증폭기이나, 제안하는 정착 시간 최소화 기법은 이러한 잔류전압 증폭기의 동작 전류 제어를 통해 정착시간 단축 및 출력신호의 불규칙성을 최소한으로 줄인다. 3 V 전원전압에서 50 MHz 클럭 주파수를 사용하여 모의실험한 결과, 입출력단을 포함한 전체 ADC는 197mW의 전력소모를 나타내었고, 입출력단의 패드를 포함한 전체 칩면적은 3.2mm×3.6mm이다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.149-156
• /
• 2013

본 논문에서는 bump 회로를 이용한 하드웨어 기반의 윤곽선 검출 회로를 제안한다. 하나의 픽셀은 빛을 전기적인 신호로 변환하는 active pixel sensor (APS)와 주변 픽셀의 밝기 차이를 비교하는 bump회로로 구성된다. 제안하는 회로는 $64{\times}64$의 이미지를 대상으로하며, 각 열(column)마다 비교기를 공유한다. 비교기는 외부에서 인가되는 기준전압을 통해 최종적으로 대상픽셀의 윤곽선 여부를 판별한다. 또한 기존의 4개 혹은 그 이상의 픽셀 데이터를 비교하는 윤곽선 검출 알고리즘을 상대적으로 간소화하여 대상픽셀을 포함하여 3개의 픽셀만으로 윤곽선 검출을 가능토록 제안하였다. 따라서 하나의 픽셀에 비교적 적은 수의 트랜지스터로 구성하였다. 따라서 제한적인 픽셀 크기에서 fill factor를 충분히 확보함으로써 수용 가능한 조도의 범위를 확장하였고, 기준전압을 외부에서 입력 받기 때문에 윤곽선 레벨을 조절 할 수 있다. Bump 회로기반의 윤곽선 검출 회로는 0.18um CMOS 공정에서 설계되었으며, 1.8V의 공급전압에서 픽셀 당 0.9uW의 전력 소모율, 34%의 fill factor을 갖는다. 이는 기존회로대비 전력 소모율을 90% 개선하였고, 기존 회로에 비하여 면적은 약 18.7%, fill factor는 약 16%를 더 확보하였다.

• Korean Chemical Engineering Research
• /
• 제53권1호
• /
• pp.53-56
• /
• 2015

초임계 암모니아 분위기와 CuI 촉매 하에서 p-Diiodobenzene(PDIB)를 아민화 반응시켜 p-Phenylenediamine(PPD)를 합성하는 방법을 연구하였다. 본 연구에서는 여러 가지 공정변수들이 PPD 생성 수율에 미치는 영향을 알아보기 위하여 반응 온도, 암모니아 초기 주입 양에 따른 반응 압력, 촉매의 유무 및 촉매 주입량, 반응 시간 등을 변화시키면서 이에 따른 PPD 수율 변화를 GC 분석을 통하여 조사하였다. 그 결과, 무촉매 반응 시에는 PPD가 전혀 생성되지 않음을 알 수 있었으며, 반응온도, 반응 압력, 촉매 주입량 및 반응시간이 증가함에 따라 PPD 생성 수율이 증가하는 것을 확인할 수 있었다 단, 반응온도의 경우 $250^{\circ}C$ 이상에서는 열분해에 의해 PPD가 감소하여 $200^{\circ}C$가 최적의 온도임을 알 수 있었다. 또한, FT-IR과 $^1H$-NMR 분석을 통하여 아민기의 결합 특성과 PPD의 구조를 확인하였다.

• Korean Chemical Engineering Research
• /
• 제51권1호
• /
• pp.42-46
• /
• 2013

미역에서 후코산틴을 추출하는 공정과 후코산틴의 안정성에 대해 연구하였다. 본 연구에서는 후코산틴 추출물을 기능성 식품에 이용하기 위해 용매를 에탄올을 사용했다. 에탄올 농도가 80%일 때 후코산틴 추출 농도가 최고였다. $50^{\circ}C$까지 추출온도가 상승할 때 추출수율이 증가하였다. 원료를 5분간 물세척하여 후코산틴 중 염분농도를 약 94% 감소시켰다. 후코산틴이 $70^{\circ}C$에서 1일 저장 동안 30% 감소해, $70^{\circ}C$ 이상의 온도에서 열에 약함을 나타냈다. 그리고 빛 안정성 실험결과 후코산틴은 빛에도 매우 약함을 보였다.

• KSBB Journal
• /
• 제20권4호
• /
• pp.317-322
• /
• 2005

섬유성 기질을 물 가수분해하여 생긴 당을 최대한 회수하는 여러 회수방법을 조사하였다. 사용한 전처리 조건은 반응온도가 $170\~180^{\circ}C$, 반응시간이 1시간이었다. 반응 온도가 170에서 $180^{\circ}C$로 증가함에 따라 xylan의 용해율은 증가하지만 $180^{\circ}C$ 이상에서는 상당양의 당이 분해됨을 알 수 있었다. 가수분해 결과로부터 남은 고체기질과 당화액에서 얻은 당의 물질수지를 조사하였는데 glucan의 경우는 비교적 잘 맞으나, 헤미셀룰로오스는 처리되지 않은 기질에 포함된 초기양과 비교할 때 상당한 차이가 났다. 그래서 여러가지 회수방법을 고안하여 당의 물질수지를 조사한 결과 회수기간동안 열을 가하거나 초음파를 조사하는 방법과 같은 물리적인 자극을 주면 액상에서 헤미셀룰로오스 회수율이 증가되는 것이 확인되었다. 이런 사실로부터 당 회수시 기질이 크고 전처리 후 침출용매를 많이 사용할 수 없는 상업적인 공정의 경우 상당양의 올리고당이 고체기공내 갇혀 액상으로 회수되지 못할 것으로 생각된다.

• 한국가스학회지
• /
• 제10권1호
• /
• pp.38-42
• /
• 2006

본 연구에서는 순수한 프로판 냉매를 사용하여 액화석유가스(LPG)를 액화 및 냉동 저장할 수 있는 냉동 사이클에 대한 모사기법을 소개하였다. 프로판을 액화시키기 위한 2차 냉매로써는 물을 사용하였다. 전체 냉동 사이클의 모사를 위한 열역학 모델로서는 Peng-Robinson 상태방정식을 사용하였다. 프로판 성분과 LPG구성성분의 증기압의 좀 더 정확한 추산을 위하여 Twu 등이 제안한 새로운 alpha function을 사용하였다. 또한 액상의 밀도를 정확하게 추산하기 위해서는 Peng-Robinson상태방정식 대신에 API모델식을 사용하였다. 모사를 위하여 Simulation Science사의 PRO/II with PROVISION version 7.1 범용성 화학공정 모사기를 사용하였다 본 연구를 통하여 국내에서 실제로 가동되고 있는 LPG 저장을 위한 냉동 사이클을 성공적으로 모사할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.16-23
• /
• 2010

본 논문에서는 무선통신시스템의 수신단에 적용될 수 있는 6비트 250MS/s 플래쉬 A/D 변환기를 설계하였다. 제안하는 플래쉬 A/D 변환기는 기준 저항열에 입력전압범위 감지회로를 사용하여 비교기에서 소모하는 동적소비전력을 최소화 되게 설계하였다. 기존 플래시 A/D 변환기보다 아날로그단 소비전력은 4.3% 증가한 반면에, 디지털단 소비전력은 1/7로 감소하여 전체 소비전력은 1/2 정도로 감소하였다. 설계된 A/D 변환기는$0.18{\mu}m$ CMOS 1-poly 6-metal 공정으로 제작되었으며 측정 결과 입력 범위 0.8Vpp, 1.8V의 전원 전압에서 106mW의 전력소모를 나타내었다. 250MS/s의 변환속도와 30.27MHz의 입력주파수에서 4.1비트의 유효비트수를 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제14권2호
• /
• pp.23-33
• /
• 2007

RoHS, WEEE 등에서의 각종 환경문제에 대한 제약으로 Pb의 사용에 대한 규제가 점차 증가 하고 있다. 따라서 무연 솔더에 대한 관심이 증폭되고 있으며, 마이크로 전자공학 산업에서 무연 솔더를 사용하기 위해서는 여러 가지 새로운 신뢰성 평가기준을 요구한다. 예를 들어 높은 온도공정을 만족하는 패키지, 새로운 솔더가 야기하는 복잡한 기계적 고장, 그리고 제품 수명을 최대한 유지시켜 줄 수 있는 무연 솔더 소재의 선택을 포함한다. 본 연구에서는 국내산 솔더바 소재를 사용하여 접합부의 기계적 특성 및 젖음성, 퍼짐성 등의 품질평가 방법을 해외규격과 비교하여 시험하고 새로운 평가기준을 찾고자 하였다. 젖음성 및 퍼짐성 시험 결과 Sn-0.7Cu 무연 솔더 소재는 평가기준을 충분히 만족하였다. 또한 이 소재를 사용한 솔더 접합부의 전단시험 결과, 열충격 및 고온방치 시험 후에도 솔더링 상태의 초기강도와 비교하여 접합부의 전단강도가 크게 저하하지 않은 상태에서 기준치를 크게 상회하였다.

• 대한전자공학회논문지SD
• /
• 제40권9호
• /
• pp.685-691
• /
• 2003

본 논문에서는 고속 통신 시스템 응용을 위한 12b 100 MS/s CMOS D/A 변환기(DAC) 회로를 제안한다. 제안하는 DAC는 전력소모, 면적, 선형성 및 글리치 에너지 등을 고려하여, 상위 8b는 단위 전류셀 매트릭스 (unit current-cell matrix)로 나머지 하위 4b는 이진 전류열 (binary-weighted array)로 구성하였다. 제안하는 DAC는 동적 성능을 향상시키기 위해 새로운 구조의 스위치 구동 회로를 사용하였다. 시제품 DAC회로 레이아웃을 위해서는 캐스코드 전류원을 단위 전류셀 스위치 매트릭스와 분리하였으며, 제안하는 칩은 0.35 um single-poly quad-metal CMOS 공정을 사용하여 제작되었다. 측정된 시제품의 DNL 및 INL은 12b 해상도에서 각각 ±0.75 LSB와 ±1.73 LSB이내의 수준이며, 100 MS/s 동작 주파수와 10 MHz 입력 주파수에서 64 dB의 SFDR을 보여준다. 전력 소모는 3 V의 전원 전압에서 91 mW이며, 칩 전체 크기는 2.2 mm × 2.0 mm 이다.

• 대한전자공학회논문지SD
• /
• 제39권7호
• /
• pp.57-65
• /
• 2002

본 논문에서는 CMOS로 구현된 2.5v 10-bit 300MSPS의 D/A 변환기를 제안하였다. 이를 위해 전체구조는 고속동작에 유리한 전류구동 방식의 8+2 분할 타입으로 상위 8-bit은 Thermometer Code 기법을 이용한 전류셀 매트릭스(Current Cell Matrix)로, 하위 2-bit은 이진 가중 전류열(Binary Weighted Current Array)로 설계하였다. 우수한 다이내믹 특성 및 고속 동작을 만족시키기 위해 낮은 글리치 에너지를 갖는 새로운 전류셀과 BDD(Binary Decision Diagram)에 의한 논리합성 기법을 활용한 새로운 역 Thermometer Decoder를 제안하였다. 제안된 DAC는 $0.25{\mu}m$, 1-Poly, 5-Metal, n-well CMOS 공정으로 제작되었으며, 유효 칩 면적은 $1.56mm^2$이고, 2.5V의 전원전압에서 84mW의 전력소모를 나타내었다. 모의실험 및 측정을 통해 최대 글리치 에너지는 0.9pVsec@fs=100MHz, 15pVsec@fs=300MHz로 나타났다. 또한 출력 주파수가 1MHz, 샘플링 주파수가 300MHz에서의 INL과 DNL은 약 ${\pm}$1.5LSB 이내로, SFDR은 45dB로 측정되었다.