• 에너지공학
• /
• 제25권2호
• /
• pp.94-100
• /
• 2016

에너지저장장치(ESS)는 전력수급 불균형 해소, 신재생에너지의 출력안정, 주파수 조정용 등 전력공급 안정성 향상 및 효율적 전기에너지사용 등에 기여하는 중요자원으로, 전세계적으로 '23년까지 '14년 설치용량의 약 30배가 증가한 55.9GWh의 보급이 전망되고 있다. 이와 같이 급증하는 세계시장에서 국내 ESS 업계의 경쟁력 확보를 위해서는 자국내 설치실적(Track Record) 확보가 필요한데, 우리나라는 주파수 조정용(FR용(用))과 그간 지속되어 왔던 전력수급 불균형 상황에 대비하기 위한 부하이동용 중심으로 ESS를 보급하여 왔다. 하지만, 주파수 조정용의 경우 통상적으로 화력발전소 정격용량의 약 5% 범위에서 설치효용이 발생하는 것으로 평가되고 있어, 화력발전이 비약적으로 증가하지 않는 한 국내 시장의 확장성이 부족하다고 할 수 있으며, 여유로운 예비력 확보정책에 따라 부하이동용에 대해서도 보급필요성이 저하되고 있는 바, 새로운 방식의 보급확대 대상이 필요하다고 할 수 있다. 유망한 신규보급대상은 간헐적 출력의 약점은 있으나, 신기후체제 대응과 산업육성을 위해 지속적으로 추진예정인 신재생에너지와의 연계설치를 통해 신재생에너지의 출력을 안정화 하고, 신재생에너지 발전량의 계통투입시기 조절을 통한 이산화탄소 저감효과를 기대할 수 있는 분야라고 할 수 있다. 본 연구에서는 향후 에너지정책의 최대 화두인 신기후체제 대응을 위한 온실가스 감축수단을 활용할 수 있도록, 태양광 연계형 ESS 충방전모드를 온실가스 저감효과를 고려토록 설계한 후, 투자유도를 위한 REC 가중치 산정방법에 대한 정책대안을 제시하였다.

• 한국산학기술학회논문지
• /
• 제21권12호
• /
• pp.77-86
• /
• 2020

기존의 고정형 EV(electric vehicle) 충전기는 이용률이 증가하게 되면 충전 인프라 설비 부족으로 인해 사용자의 충전 대기시간이 길어지는 불편함이 발생할 수 있고, EV 충전기를 증설하는 경우, 배전선로(지중) 증설비용 및 선로의 전압강하로 인한 전력품질 문제가 발생할 수 있다. 따라서, 본 논문에서는 상기의 문제점을 해결하고, EV 충전기 부족으로 인한 불편함을 해결할 수 있는 EV용 이동형 전원공급장치(movable power supply device, MPSD)를 제안한다. 제안한 MPSD는 태양광전원부, 에너지저장부, EV용 충전기부, 감시제어부로 구성되고, 사용자의 환경요소에 따라 MPSD를 유연하게 이용할 수 있도록 3가지 운용모드로 나눌 수 있다. 또한, 경제성 평가 모델링을 비용요소와 편익요소로 구분한다. 여기서, MPSD의 비용요소로는 태양광전원부, 에너지저장부, EV 충전기부, 감시제어부의 설비비용과 기존의 EV 충전기 설비비용, 배전선로 증설비용, 기존의 EV 충전기 운용비용등의 편익요소로 구성되며, 이를 바탕으로 현재 가치 환산법을 사용하여 경제성을 평가한 결과, MPSD가 기존의 고정형 EV 충전기보다 유리함을 알 수 있었고, 설치지점의 거리에 따라 편익이 크게 좌우함을 확인하였다.

• 전자공학회논문지SC
• /
• 제40권3호
• /
• pp.152-162
• /
• 2003

본 논문에서는 전압모드를 기초로 한 2진-4치 상호 변환기와 논리 게이트의 기본 소자라고 할 수 있는 4치 인버터회로를 설계하였다. 2진-4치 변환기는 2비트의 2진 신호를 입력으로 하여 1디지트의 4치 신호를 출력하는 회로이고 4치-2진 변환기는 1디지트의 4치 신호를 받아들여 2비트의 2진 신호를 출력하는 회로이며 Down-literal Circuit(DLC)블록과 2진 조합회로(CLC : Combinational Logic Circuit)블록으로 구성된다. 4치 인버터회로를 구현함에 있어서는 기준전압 생성 및 제어신호 생성을 모두 DLC를 사용하고 스위치 부분만을 일반 MOS로 사용하여 설계하였다. 설계된 회로들은 +3V 단일 공급 전원에서 0.35㎛ N-well doubly-poly four-metal CMOS technology의 파라미터를 사용한 Hspice를 이용하여 모의 실험을 하였다. 모의 실험 결과는 샘플링 레이트가 250MHz, 소비 전력은 0.6mW, 출력은 0.1V이내의 범위에서 전압레벨을 유지하는 결과를 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.777-780
• /
• 2005

모바일 오디오 적용을 위한 저전력 ${\Sigma}{\Delta}$ Modulator 에 대한 설계와 layout 을 보였다. 전체 구조는 3 차 단일 피드백 루프이며, 해상도는 16bit 을 갖는다. 샘플링 주파수에 따른 Over-sampling Ratio 는 128(46kHz) 또는 64(96kHz) 가 되도록 하였다. 차동 구조를 사용한 3 차 ${\Sigma}{\Delta}$ modulator 내의 적분기에 사용된 Op-Amp 는 DC-Gain 을 높이기 위해서 Gain-boosting 기법이 적용되었다. ${\Sigma}{\Delta}$ modulator 의 기준 전압은 전류 모드 Band-Gap Reference 회로에서 공급이 되며, PVT(Process, Voltage, Temperature) 변화에 따른 기준 전압의 편차를 보정하기 위하여, binary 3bit 으로 선택하도록 하였다. DAC 에서 사용되는 단위 커패시터의 mismatch 에 의한 성능 감소를 막기 위해, DAC 신호의 경로를 임의적으로 바꿔주는 scrambler 회로를 이용하였다. 4bit Quantizer 내부의 비교기 회로는 고해상도를 갖도록 설계하였고, 16bit thermometer code 에서 4bit binary code 변환시 발생하는 에러를 줄이기 위해 thermometer-to-gray, gray-to-binary 인코딩 방법을 적용하였다. 0.18um CMOS standard logic 공정 내 thick oxide transistor(3.3V supply) 공정을 이용하였다. 입력 전압 범위는 2.2Vp-p,diff. 이며, Typical process, 3.3V supply, 50' C 시뮬레이션 조건에서 2Vpp,diff. 20kHz sine wave 를 입력으로 할 때 SNR 110dB, THD 는 -95dB 이상의 성능을 보였고, 전류 소모는 6.67mA 이다. 또한 전체 layout 크기는 가로 1100um, 세로 840um 이다.

• 전자공학회논문지
• /
• 제49권9호
• /
• pp.244-250
• /
• 2012

본 논문에서는 접지기반의 저전압 차동 입력 신호를 전달 받는 수신단에 대해 기술하였다. 공통게이트단으로 구성된 레벨시프터와 실시간 선형 이퀄라이저를 이용하여, 채널을 통과하며 왜곡된 신호의 전압 마진과 시간 마진을 확보하였다. 입력 신호의 공통모드 전압이 변하더라도, 레벨시프터에 공급되는 전류의 양을 일정하게 유지 할 수 있는 바이어스 회로를 추가하였다. 저전력 65-nm CMOS 공정으로 수신단회로를 구현하고 측정하였다. -19.7dB의 감쇄를 보이는 FR4 PCB 채널을 통해 4-Gb/s 400mVp-p 차동 신호를 수신단으로 전달하였을 때 $10^{-11}$ BER기준 0.48UI의 시간 마진을 얻을 수 있었으며, 0.30mW/Gb/s의 낮은 전력 소모를 유지하였다.

• 전기전자학회논문지
• /
• 제8권2호
• /
• pp.172-180
• /
• 2004

본 논문에서는 다치 논리회로를 구현하는 방식 중 전압 모드 방식에서 $neuron(\nu)MOS$ Down-literal circuit(DLC)의 다중 문턱전압 성질을 이용하여 유한체 $GF(3^m)$상에서 모든 항의 계수가 존재하는 기약 다항식에 대한 승산 알고리즘(AOTP)을 적용한 병렬 입-출력 모듈 구조의 승산기의 회로를 제안하였다. 3치 입력 신호가 인가되는 승산기는 뉴런모스 DLC를 이용하여 모듈화되고, 모듈에서 변환된 3치 입력 신호를 Pass 게이트를 통해서 선택하는 방식으로 승산 및 가산 게이트를 구현하였다. 설계된 승산기의 회로들은 +3V의 단일 공급 전원에서 $0.35{\mu}m$ N-well double-poly four-metal CMOS 공정의 모델 파라미터를 사용하여 모의실험이 수행되었다. 모의실험 결과를 통하여 승산기는 샘플링 레이트가 3MHz, 소비전력은 $4{\mu}W$, 출력은 ${\pm}0.1V$이내의 전압레벨을 유지하는 것을 알 수 있다.

• 한국산학기술학회논문지
• /
• 제12권3호
• /
• pp.1117-1121
• /
• 2011

전차에 전기를 공급하는 장치인 가동 브래킷 구조물은 전차가 통과할 때 반복적인 하중을 받는다. 이러한 반복하중은 가동 브래킷 구조물을 구성하는 나사들을 풀리게 하는 가진원이 되고 있다. 본 논문에서는 전산 시뮬레이션을 이용하여 반복적인 진동에 의한 볼트 풀림에 대한 원인과 대책에 대하여 연구하였다. 그 결과 전산 시뮬레이션 모델이 구축되어 가동브래킷 구조물의 동적응답 해석이 가능하게 되었다. 가동 브래킷 구조물의 볼트 풀림에 대한 주된 가진 주파수 영역이 200 Hz 미만임을 확인하였으며, H 빔의 강성을 증가함으로써 볼트풀림을 방지할 수 있음을 알 수 있었다. 아울러 볼트 풀림 원인이 되는 300, 600Hz 대역에서 발생하는 하부밴드 브라킷의 진동 모드를 확인 하였으며, 강성을 올리는 것은 200Hz 이상에서의 볼트 풀림을 방지할 수 있는 효과를 나타냄을 확인하였다.

• 한국전자파학회논문지
• /
• 제21권1호
• /
• pp.53-60
• /
• 2010

본 논문에서는 5.2 GHz에서 입력 신호의 크기에 따라 효율적으로 동작하는 저잡음 증폭기를 0.18 um CMOS 공정을 이용하여 설계하였다. 제안된 회로는 궤환 회로와 2단 저잡음 증폭기로 구성되어 있으며, 궤환 회로의 경우 7개의 함수 블록으로 구성되어 있다. 본 논문에서는 변화되는 신호 전압을 감지하는 것과 이전 상태를 기억하는 저장 회로에 초점을 두어 불필요한 전력 소비를 제거하였다. 기억 기능 특성을 갖는 궤환 회로의 출력값을 이용하여 통제되는 저잡음 증폭기는 11.39 dB에서 22.74 dB까지 변하며, 최고 이득 모드일 때 잡음 지수가 최적화 되도록 설계되었다. 변환 저잡음 증폭기는 1.8 V의 공급 전압에 대해서 5.68~6.75 mW를 소비한다.

• 대한토목학회논문집
• /
• 제31권4A호
• /
• pp.287-293
• /
• 2011

본 연구에서는 교량의 진동을 이용한 압전 외팔보 에너지 수확장치의 적용성을 연구하였다. 이를 위하여 압전 소자의 구성방정식과 외팔보의 진동방정식을 결합하여 외팔보의 단일 모드에 대한 연성 방정식을 행렬 형태로 구성하였다. 그리고 에너지 수확장치의 가진기 실험을 통하여 해석 모델의 타당성을 검증하였다. KTX, 새마을, 무궁화 열차가 주행할 때 측정된 교량 가속도를 바탕으로 수치해석을 통하여 산정한 에너지 수확장치의 최대 전력은 각각 28.5 mW, 0.65 mW, 0.51 mW로 나타났다. 이를 볼 때 철도와 같은 이동하중에 의한 교량의 진동은 가진 진동수와 가속도가 낮고 지속시간이 짧아서 에너지 공급원으로서 효율성이 떨어지는 것으로 판단된다.

• 조명전기설비학회논문지
• /
• 제20권8호
• /
• pp.36-41
• /
• 2006

컴퓨터 부하는 현대사회 전반에 널리 사용되고 있다. 개인용 컴퓨터의 스위칭 모드 전원공급 장치는 고조파 전류를 발생시키는 주된 발생원이다. 고조파 전류는 컴퓨터 오동작등 많은 고조파 장해를 일으킨다. 직렬동조필터는 개인용 컴퓨터의 고조파 저감에 매우 효과적이다. 순간전압강하는 전압의 크기가 짧은 시간동안 감소하는 것으로, 순간전압의 변동원인은 주로 계통의 고장, 급격한 부하변동 등으로 발생한다. 컴퓨터 부하는 전압강하에 민감한 것으로 알려져 있다. 본 논문에서는 개인용 컴퓨터 부하에 직렬동조필터를 적용하였을 때 고조파 저감효과를 IEC 61000-3-2로 평가하였고, 순간전압강하 영향을 ITI 곡선으로 심도있게 분석하였다.