• 한국수학교육학회지시리즈A:수학교육
• /
• 제62권1호
• /
• pp.1-21
• /
• 2023

본 연구의 목적은 3수준 단위를 내재화한 학생이 가분수에 대해 3수준 단위를 다루는 것으로부터 두 3수준 단위를 조정하는 방식을 분석하고, 곱셈 연산자로서의 분수 개념의 발달과 어떠한 관련이 있는지를 탐구하는 것이다. 이를 위해 초등학교 4학년 학생을 대상으로 3개월 동안 13차시의 교수실험을 하였고 본 논문에서는 세연의 합성 단위에 대한 스플리팅 조작을 통해 두 3수준 단위를 조정하여 식(어떤 양×분수)으로 나타내는 과정에 주목한다. 양적 추론에 기반한 측정 활동을 바탕으로 학생의 곱셈 연산자로서의 분수 개념이 형성되는 사례를 보고함으로써 분수의 연산자 개념과 측정 개념의 관계를 조명하고 그에 따른 제언점을 제시한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권6호
• /
• pp.289-300
• /
• 2001

본 논문에서는 유한 필드 GF(2$_{m}$ ) 상에서 모듈러 곱셈 A($\chi$)B($\chi$) mod P($\chi$)을 수행하는 새로운 선형 문제-크기(full-size) 시스톨릭 어레이 구조인 LSB-first 곱셈기를 제안한다. 피연산자 B($\chi$)의 LSB(least significant bit)를 먼저 사용하는 LSB-first 모듈러 곱셈 알고리즘으로부터 새로운 비트별 순환 방정식을 구한다. 데이터의 흐름이 규칙적인 순환 방정식을 공간-시간 변환으로 새로운 시스톨릭 곱셈기를 설계하고 분석한다. 기존의 곱셈기와 비교할 때 제안한 곱셈기의 면적-시간 성능이 각각 10%와 18% 향상됨을 보여준다. 또한 같은 설계방법으로 곱셈과 제곱연산을 동시에 수행하는 새로운 시스톨릭 곱셈/제곱기를 제안한다. 유한 필드상의 지수연산을 위해서 제안한 시스톨릭 곱셈/제곱기를 사용할 때 곱셈기만을 사용 할 때보다 면적-시간 성능이 약 26% 향상됨을 보여준다.

• 전자공학회논문지
• /
• 제50권3호
• /
• pp.50-58
• /
• 2013

본 논문에서는 제한된 범위의 Signed-Digit number 인코딩과 축약 단계를 이용한 고정소수점 병렬 십진 곱셈기를 제안한다. 제안한 병렬 십진 곱셈기는 승수와 피승수를 제한된 범위의 SD number로 인코딩하여 캐리 전달 지연 없이 빠르게 부분곱을 생성한다. 인코딩에 사용하는 숫자의 범위를 줄임으로써 SD number 다중 피연산자 덧셈의 한번에 연산 가능한 피연산자의 개수가 늘어나게 되고, 이에 따라 부분곱 축약 단계의 연산을 빠르게 수행 할 수 있다. 제안한 병렬 십진 곱셈기의 성능 평가를 위해 Design Compiler에서 SMIC사의 180nm CMOS 공정 라이브러리를 이용하여 합성한 결과 기존의 Signed-Digit number를 이용한 병렬 십진 곱셈기보다 전체 지연시간은 4.3%, 전체 면적은 5.3% 감소함을 확인 하였다. 전체 지연시간 및 면적에서 부분곱 축약 단계가 차지하는 비중이 가장 크므로 부분곱 생성 단계에서 약간의 지연시간 및 면적 증가가 있음에도 불구하고 전체 지연시간과 면적이 감소하는 결과를 얻을 수 있다.

• 한국학교수학회논문집
• /
• 제22권3호
• /
• pp.303-327
• /
• 2019

본 연구는 초등학교 수학에서 곱셈에 대한 학생들의 이해를 돕는 하나의 방안으로 곱셈의 통합적 접근을 제안하였다. 곱셈의 통합적 접근이란 수학 수업에서 학생들이 하나의 곱셈 상황을 다양한 방법으로 해결하고 서로의 방법에 대해 탐색하고 논의하면서 곱셈에 대해 폭넓은 이해를 하도록 하는 것이다. 곱셈의 통합적 접근은 곱셈에 대한 다양한 접근, 일관적 접근, 특정한 접근을 강조한 여러 선행 연구를 기반으로 도출되었다. 연구 결과, 곱셈의 통합적 접근은 하나의 곱셈 상황을 크게 4가지 방법으로 해석할 수 있으며 각각의 방법은 선행 연구에서 강조한 곱셈의 중요한 특성과 모두 연결된다. 또한, 곱셈의 통합적 접근은 곱셈뿐만 아니라 나눗셈, 분수 및 분수의 연산, 비와 비율, 비례 등으로 자연스럽게 확장되는 데 중요하다는 것을 이론적으로 확인하였다. 이를 통해 초등학교 수학에서 다루는 곱셈과 관련하여 실제 수업을 진행하는 교사에게 시사점을 제공하고자 한다.

• 정보보호학회논문지
• /
• 제31권3호
• /
• pp.473-480
• /
• 2021

차세대 공개키 암호 고속 연산을 위해서는 목표로 하는 컴퓨터 프로세서의 구조를 활용하여 암호화 기본 연산을 최적화 구현하는 것이 중요하다. 본 논문에서는 RISC-V 프로세서 상에서 차세대 공개키 암호 고속 연산을 위해 핵심 곱셈기 연산을 최적화 구현하는 기법을 제안한다. 특히 RISC-V 프로세서의 기본 연산자를 열 기반 곱셈기 연산알고리즘에 맞추어 최적 구현해봄으로서 이전 연구와 비교 시 256-비트 곱셈의 경우 약 19% 그리고 512-비트 곱셈의 경우 약 8%의 성능 향상을 RISC-V 프로세서 상에서 달성하였다. 마지막으로 RISC-V 프로세서에서 추가적으로 제공되면 곱셈 연산 성능 향상에 도움이 될 수 있는 확장 명령어 셋에 대해서도 확인해 보도록 한다.

• 한국수학교육학회지시리즈C:초등수학교육
• /
• 제25권1호
• /
• pp.57-79
• /
• 2022

본 연구에서 초등 교과서의 비와 비율 단원 및 비례식과 비례배분 단원에서 비와 비례 개념과 관련하여 제시된 활동을 분석하여 교과서에 제시된 비례추론 과제가 교육과정별로 어떠한지 알아보았다. 비와 비율 단원에 제시된 비례추론 과제가 2009 개정 때에는 비와 비율의 곱셈 구조 유형과 비례추론 활동이 모두 늘어 내용이 다양해졌지만, 백분율의 곱셈 구조 유형과 비례추론 활동은 모두 약화되었다. 2015 개정 때에도 둘 다 약화되었고, 백분율의 곱셈 구조 유형과 비례 추론 활동은 모두 늘어 내용이 다양해졌다. 비례식과 비례배분 단원에 제시된 비례추론 과제가 2009 개정 시기에는 비의 성질의 곱셈 구조 유형과 비례추론 활동이 모두 증가하여 내용이 다양해졌지만, 비례식과 비례배분은 곱셈 구조 유형만 늘고 비례추론 활동에는 큰 변화가 없어 이전과 내용이 비슷했다. 그리고 2015 개정 시기에 비례식의 곱셈 구조 유형과 비례추론 활동이 모두 늘어 내용이 다양해졌지만, 비의 성질과 비례배분은 곱셈 구조의 유형과 비례추론 활동에 큰 변화가 없어 이전 내용과 비슷하였다. 비와 비율 단원과 비례식과 비례배분 단원에서 모두 다중 묶음 관점에 따라 측정 공간 내의 분석으로 해석하려는 시도가 주로 있었다.

• 한국정보통신학회논문지
• /
• 제25권12호
• /
• pp.1882-1889
• /
• 2021

본 논문은 타원곡선 암호에 핵심 연산으로 사용되는 모듈러 곱셈의 고성능 하드웨어 구현에 대해 기술한다. NIST P-521 곡선에 적합한 521-비트 고성능 모듈러 곱셈기를 3-way Toom-Cook 정수 곱셈과 고속 축약 알고리듬을 적용하여 설계하였다. 정수곱셈 결과에 3이 곱해져 출력되는 3-way Toom-Cook 알고리듬의 속성을 고려하여, 피연산자에 1/3을 곱한 Toom-Cook 도메인 상에서 모듈러 곱셈이 연산되도록 구현하였다. 모듈러 곱셈기를 xczu7ev FPGA 디바이스에 구현하여 하드웨어 동작을 검증하였으며, 69,958개의 LUT와 4,991개의 플립플롭 그리고 101개의 DSP 블록의 하드웨어 자원이 사용되었다. Zynq7 FPGA 디바이스에서 최대 동작주파수는 50 MHz으로 예측되었으며, 초당 약 416만 번의 모듈러 곱셈을 연산할 수 있는 것으로 평가되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 추계학술대회
• /
• pp.575-577
• /
• 2017

공개 키 암호화에서 RSA 알고리즘은 연산시간이 높은 modular 지수 연산을 사용한다. RSA의 modular 지수 연산은 반복되는 modular 곱셈을 통해 연산한다. 빠른 해독 및 암호화 속도를 가지는 높은 효율의 RSA 알고리즘을 위해 수년간 빠른 modular 곱셈 알고리즘이 연구되었다. 그러나, Montgomery 곱셈은 추가적인 피연산자(반복 루프가 있는 3개의 피연사자)에 의해 캐리 전파 지연이 발생되는 단점이 있다. 본 논문에서는 RSA 암호화 시스템의 가벼운 어플리케이션을 위한 Montgomery 곱셈의 면적을 줄이는 하드웨어 구조를 제안한다. 제안된 하드웨어 구조는 90nm 셀 라이브러리 공정에서 합성한 결과 884.9MHz에서 84k 게이트 수를 가지며, 250MHz에서 56k 게이트수를 가진다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 2006년도 하계학술대회
• /
• pp.351-355
• /
• 2006

RSA 암호 시스템은 IC카드, 모바일 및 WPKI, 전자화폐, SET, SSL 시스템 등에 많이 사용된다. RSA는 모듈러 지수승 연산을 통하여 수행되며, Montgomery 곱셈기를 사용하는 것이 효율적이라고 알려져 있다. Montgomery 곱셈기에서 임계 경로 지연 시간(Critical Path Delay)은 세 피연산자의 덧셈에 의존하고 캐리 전파를 효율적으로 처리하는 문제는 Montgomery 곱셈기의 효율성에 큰 영향을 미친다. 최근 캐리 전파를 제거하는 방법으로 캐리 저장 덧셈기(Carry Save Adder, CSA)를 사용하는 연구가 계속 되고 있다. McIvor외 세 명은 지수승 연산에 최적인 CSA 3단계로 구성된 Montgomery 곱셈기와 CSA 2단계로 구성된 Montgomery 곱셈기를 제안했다. 시간 복잡도 측면에서 후자는 전자에 비해 효율적이다. 본 논문에서는 후자보다 빠른 연산을 수행하기 위해 캐리 전파 제거 특성을 가진 이진 부호 자리(Signed-Digit, SD) 수 체계를 사용한다. 두 이진 SD 수의 덧셈을 수행하는 잉여 이진 덧셈기(Redundant Binary Adder, RBA)를 새로 제안하고 Montgomery 곱셈기에 적용한다. 기존의 RBA에서 사용하는 이진 SD 덧셈 규칙 대신 새로운 덧셈 규칙을 제안하고 삼성 STD130 $0.18{\mu}m$ 1.8V 표준 셀 라이브러리에서 지원하는 게이트들을 사용하여 설계하고 시뮬레이션 하였다. 그 결과 McIvor의 2 방법과 기존의 RBA보다 최소 12.46%의 속도 향상을 보였다.

• 대한수학교육학회지:학교수학
• /
• 제11권4호
• /
• pp.685-706
• /
• 2009

이 연구는 분수의 곱셈 나눗셈에 관련한 교수-학습을 의미 있게 도울 수 있는 맥락화가 왜 필요하며, 어떻게 가능한지, 또한 효과적인 맥락화의 활용 방안은 무엇인지를 탐구하는 것을 목적으로 한다. 이를 위해 자연수에 대하여 분수의 곱셈 나눗셈 상황의 차이는 무엇인지를 살펴보고, 그 차이에 따라 분수의 곱셈에서는 승수인 연산자의 역할을 이해할 수 이는 맥락을 설정하여, 단위의 변화에 대한 인식을 하도록 하였다. 분수의 나눗셈에서 포함제는 그 몫이 이산량인 경우이면 남은 양이 생길 수 있고, 연속량인 경우에는 분수로 그 몫을 표현해야 하는 맥락으로 구분지었다. 그리고 등분제의 맥락은 자연수의 등분제의 맥락과 연결시켜 새롭게 제시하여, 자연수의 나눗셈에서 분수의 나눗셈으로 형식화되는 3단계의 효과적인 학습 방법을 제안하였다. 이로써 교사와 학생들의 분수의 곱셈과 나눗셈의 교수-학습 과정에 있어서 유의미한 알고리즘의 습득에 도움을 줄 수 있을 것으로 기대한다.