• 한국정보통신학회논문지
• /
• 제13권8호
• /
• pp.1543-1548
• /
• 2009

본 논문에서는 주파수 도약 대역 확산시스템에서 빠른 주파수 도약 패턴을 발생시키며 이에 따른 수신기 동기회로에 관한 연구이다. 고속의 PN 초기동기를 달성하기 위한 정합필터 방식에서 기존의 동기회로 구조로부터 상관기의 개수를 2개로 줄이고 초기동기를 위한 짧은 도약패턴(hoping prefix)을 몇 개의 부 패턴(sub prefix)으로 나눈다. 각기 상이한 주파수 도약패턴에 의하여 PN코드 시작시각에 대한 정보를 보내 이 정보를 이용하여 빠른 동기 획득을 이루게 하며 검출의 신뢰도를 높일 수 있는 고속의 초기동기 회로를 제안하였다. 또한 디지털 주파수 합성기를 사용하여 빠른 주파수 도약을 위한 PLL 구현이 가능함을 분석하였다. 즉, 주파수 스텝(${\Delta}f$)이 1.5MHz이상이면 settling 시간이 $30{\mu}s$정도가 되므로 빠른 주파수 도약을 위한 PLL의 구현이 가능함을 보였다. 결국 동기시간 단축에 있어서 가장 큰 영향을 미치는 것은 주파수 합성기의 빠른 주파수 획득시간과 동기회로의 초기동기 획득시간임을 알 수 있었다.

• 한국전자통신학회논문지
• /
• 제11권6호
• /
• pp.591-596
• /
• 2016

본 논문은 전술통신시스템에 사용되는 고속주파수 도약용 RF송수신기의 설계 및 구현에 대한 연구를 주제로 하였다. L대역의 송/수신 주파수를 초당 수만홉으로 도약하여 간섭에 대한 내성을 극대화가 가능하고 대 전자전 기능을 가지는 통신시스템에 적용이 가능하다. 고속주파수 도약이 가능하기 위해서는 DDS Driven PLL 방식을 적용한 고속 주파수 도약부가 필수적으로 필요하다. 본 논문에서는 전술통신시스템의 고속주파수 기능을 가지는 RF송수신기 설계 및 시뮬레이션 분석을 하였고, 구현 후 주요기능 및 성능에 대한 시험을 하였다. 시험을 통하여 초당 수만홉 고속 도약을 입증하였으며, 주요 송신출력, 수신 잡음지수 등의 RF 주요성능을 측정하였다. VSG(: Vector Signal Generator) 및 VSA(: Vector Signal Analyzer)를 사용하여 ${\pi}/4$ DQPSK 변조신호를 발생시켜, 성상도 및 EVM(: Error Vector Magnitude)을 측정하여 전술통신시스템에 적용하는데 문제가 없음을 사전 검증하였다.

• 한국통신학회논문지
• /
• 제27권2B호
• /
• pp.151-159
• /
• 2002

주파수 도약(Frequency Hopping)시스템을 구현하기 위해서는 고속으로 도약 가능한 주파수 합성기의 개발이 필수적이다. X-band 휴대용 위성단말기는 약 500홉/초로 주파수 도약하는 대전자전 기능을 가진 단말기이다. 본 논문에서는 X-band 휴대용 위성단말기에 실장되는 초고속 주파수 합성기를 DDS Driven PLL 방식을 이용하여 설계 및 제작하였다. 제작된 주파수 합성기는 102.4MHz 국부 발진주파수에서 100KHz 주파수 간격으로 송신주파수 6600∼7100MHz, 수신주파수 6140∼6640MHz를 발생시키고 입력되는 주파수 정보에 따라 원하는 주파수를 15usec 이내로 생성하며 1KHz 오프셀 주파수에서 -754Bc의 위상 잡음 특성을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 추계종합학술대회
• /
• pp.161-166
• /
• 1999

이동 통신의 세계적 흐름은 디지털화, 고속화 그리고 대용량화의 추세로 나아가고 있다. 또한 한정된 주파수 자원을 효율적으로 이용하기 위하여 대역확산 방식이 그 주를 이루고 있다. 본 연구에서는 고속 주파수도약 방식을 이용하였다. 잡음 등의 여러 가지 문제점을 가지고 있는 PLL(Phase Lock Loop) 대신, PLL의 단점을 최소화할 수 있는 디지털 소자인 직접 디지털 주파수합성기(DDS : Direct Digital Synthesizer)를 사용하여 FFH 시스템 송신부의 주파수합성기를 설계하였다. PLL를 이용하여 고속 주파수 도약시스템을 설계하는 경우, PLL의 settling time의 설정과 요구되는 RF대역폭등의 설계사양을 만족시키기가 어려우며 평형변조기 사용에 의한 회로의 복잡성으로 인한 제약이 따르게 된다. 본 연구에서는 DDS를 이용하여 고속 주파수도약 시스템을 설계하기 위한 성능평가에 대하여 연구하였으며, 오율 개선의 해석과 도약율 1M hps, 5MHz RF 대역폭의 고속 주파수 도약이 가능한 시스템을 설계하고 성능을 평가하였다.

• 한국전자파학회논문지
• /
• 제25권2호
• /
• pp.251-254
• /
• 2014

본 논문에서는 주파수 도약 신호를 고속 병렬처리 구조로 설계하여 추출하는 기법에 대해 연구하였다. 주파수 도약 시스템은 반송파 주파수를 무작위한 것으로 보이는 패턴으로 변형시키기 때문에 고정 신호와는 달리 신호를 탐지하기 어렵고, 분석에 많은 시간이 소요되는 특성을 가진다. 이를 해결하기 위해 주파수 도약 신호를 분석하는 방법을 고속병렬처리 기법을 적용하여 설계하였다. 병렬처리를 위해 GPU를 사용하는 CUDA를 사용하였고, 단일처리 사용 결과와의 성능 평가 결과를 비교하였다. 그 결과, 단일처리 대비 연산 수행 속도 면에서 약 8.53배 성능이 향상됨을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.607-610
• /
• 2006

본 논문에서는 고속 주파수 도약과 높은 주파수 분해도 신호를 발생하는 디지털 주파수 합성기를 구현한다. 고속 주파수 도약과 미세한 도플러 주파수 보정을 위한 높은 주파수 분해도를 갖는 DDS 기술과 직접주파수 변환을 위한 광대역 PLL 기술을 적용하여 DVB-RCS 전송을 위한 전송 중간 주파수 신호를 직접 발생하는 주파수 합성기를 구현한다. $2.5\sim3.0GHz$ 대역의 500 MHz 사용 주파수 대역내에서 -50 dBc 이하의 스퓨리어스 신호 억압을 제공하고, 0.233 Hz의 세밀한 주파수 분해도와 125 ns 이하의 고속 주파수 도약 특성을 갖는 DFS구조를 갖는다. 또한 제작된 DFS는 광대역 사용주파수 영역에서 3 dB 이내의 이득 평탄도를 나타내었으며, 위상잡음은 1 KHz ???낵쩔【??? -75 dBc/Hz의 양호한 특성을 나타내었다.

• 한국정보통신학회논문지
• /
• 제11권2호
• /
• pp.223-228
• /
• 2007

본 논문에서는 고속 주파수 도약과 높은 주파수 분해도 그리고 광역 주파수 신호를 발생하는 디지털 주파수 합성기를 설계하고 구현한다. 고속 주파수 도약과 미세한 도플러 주파수 보정을 위한 높은 주파수 분해도를 갖는 DDS 기술과 직접 주파수 변환을 위한 광대역 PLL 기술을 적용하여 DVB-RCS 전송을 위한 전송 중간 주파수 신호를 직접 발생하는 주파수 합성기를 구현한다. $2.5{\sim}3.0$ GHz 대역의 500 MHz 사용 주파수 대역내에서 -50 dBc 이하의 스퓨리어스 신호 억압을 제공하고, 0.233 Hz의 세밀한 주파수 분해도와 125 ns 이하의 고속 주파수 도약 특성을 갖는 DFS구조를 갖는다. 또한 제작된 DFS는 광대역 사용주파수 영역에서 3 dB 이내의 이득 평탄도를 나타내었으며, 위상잡음은 1 KHz ?낵쩔【? -75 dBc/Hz의 양호한 특성을 나타내었다.

• 한국전자통신학회논문지
• /
• 제7권2호
• /
• pp.333-339
• /
• 2012

통신의 세계적 흐름은 고속화와 디지털화 그리고 대용량화의 추세로 흐르고 있다. 또한 한정된 자원인 주파수를 효율적으로 이용하기 위하여 대역확산 방식이 대표하여 그 주를 이루고 있다. 주파수 합성기로서 통신시스템에 많이 이용되고 있는 PLL(Phase Lock Loop)은 위상잡음 등 여러 가지 문제점을 가지고 있기 때문에, 이러한 문제점을 최소화 할 수 있는 디지털 소자인 직접디지털 합성기(DDS : Direct Digital Synthesis)를 이용하여 고속주파수도약 시스템을 설계하기위한 성능평가에 대하여 연구하여, 오율 개선의 해석과 고속 주파수 도약이 가능한 시스템을 설계하고 그 성능을 평가 하였다.

• 한국정보통신학회논문지
• /
• 제9권2호
• /
• pp.402-407
• /
• 2005

주파수 합성기로서 통신시스템에 많이 사용되어온 PLL 방식은 여러 장점을 갖고 있지만, 위상잡음 특성이 나쁘고 주파수 도약 시간이 긴 단점을 갖기 때문에 최근의 고속(l$mu$s이하)으로 주파수 호핑(Frequency Hopping)을 요구하는 차세대 이동 통신 시스템에서는 사용이 불가능하다. 본 연구는 차세대 이동통신 시스템에서 1600 hops/s 속도로 600개 이상의 랜덤한 주파수를 발생하는 주파수합성기를 CPLD를 사용하여 DDS (Direct Digital Synthesis) 방식으로 설계하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 추계종합학술대회
• /
• pp.176-179
• /
• 2000

통신회로에서 많이 사용되는 PLL 방식에 의한 주파수 합성기는 여러 장점이 있지만 위상잡음 특성이 나쁘고 긴 주파수 도약 시간을 갖기 때문에, 최근의 고속(1$\mu\textrm{s}$이하)으로 주파수 호핑(Frequency Hopping)을 요구하는 디지털 통신 시스템에서는 사용이 어렵다. 본 연구는 디지털 영상 패턴 발생기에서 1600hops/s로 600개 이상의 랜덤한 주파수를 발생하는 주파수합성기를 DDS (Direct Digital Synthesis) 방식을 이용하고, CPLD에 의해 구현하였다.