• Proceedings of the Korea Society for Simulation Conference
• /
• 1997.04a
• /
• pp.75-80
• /
• 1997

본 연구에서는 대용량의 데이터를 고속으로 입출력할 수 있는 데이터 저장 시스템 이 가져야할 요구사항을 분석하고, 그것을 만족하는 시스템을 설계하였다. 본 논문에서는 우선 고속 대용량, 랜덤 억세스의 조건을 만족시키기 위해 여러 대의 하드 디스크를 병렬로 연결하여 입력되는 데이터들을 나누어 저장하도록 하였다. 그러나 하드 디스크의 성능은 디 스크 아암의 탐색동작에 의해 크게 영향을 받으므로 실시간 요구 조건을 만족시키기 위해선 단순히 디스크의 수를 늘이는 것 외에 디스크 아암의 탐색 동작을 효율적으로 제어할 수 있 는 방법이 필요하다. 그래서 본 논문에서 설계된 시스템에서는 시스템을 MCU(Master Control Unit), DDU(Data Distribution Unit), SCU(Slave Control Unit), DSU(Data Storage Unit)의 4부분으로 나누고, 각 디스크의 디스크 아암 탐색 동작을 독립된 SCU에서 제어하 도록 하였다. 설계된 내용이 주어진 요구사항들을 만족하는 것을 확인하기 위해, 본 논문에 서는 이산사건 시스템을 기술하는 수학적인 언어인 DEVS 형식론을 이용하여 제안된 시스 템을 기술하고 시뮬레이션하였다. 그리고 시뮬레이션되는 과정에서 생산되는 사건들의 궤적 을 분석하였다. 분석결과 제안된 시스템은 앞에서 제시한 여러 요구사항들을 잘 수용함을 보았다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.12 no.3
• /
• pp.213-220
• /
• 2007

As the equipments with the fast load characteristics become popular, a onboard generator should satisfy the fast response characteristics. This paper describes the modeling, simulation and experiment of the homo-polar generator developed for the fast load. The simulation model of a homo-polar generator with input limiter is developed, and the optimal gain to improve the response characteristics can be determined by simulation and analysis. The improved bandwidth and stability of the developed generator with optimal gain are verified by simulation and experiment.

• Journal of the Korean Institute of Telematics and Electronics A
• /
• v.31A no.6
• /
• pp.169-176
• /
• 1994

This paper describes an efficient parallel evaluation algorithm for accelerating fault simulation, which can be applied to combinational circuits. The method is based on a combination of all the advantages in parallel, deductive and concurrent schemes in terms of evaluation and propagation of fautly gates for achieving high performance and handling multi-valued signal. We also propose a new fault grouping procedure to increase parallel operation of fault bits by packing active faults which occur in the same signal line densely into the same fault group. The algorithm has been implemented in C language on a Sun 3/260, and experimental results for ISCAS'85 benchmark circuits have been shown that this algorithm is 2.6 to 8.2 times faster than the conventional cocurrent fault simulation algorithm.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.1
• /
• pp.249-257
• /
• 1998

다층 인쇄회로기판에서 고속 신호를 정확하고 신속하게 배선 설계하려면, 물리적 설계 규칙과 신호 잡음을 고려한 전기적 설계 규칙을 정립하고, 적용할 신호 검증 도구를 사용하여 신호의 충실성을 검증하여야 한다. 본 논문은 현재 개발 제작되어 동작 중에 있는 HIPSS(High Performance Storage System)보드에 대한 전기적 설계 규칙과 고속 신호의 배선에 따른 일부 고속 신호의 신호 검증 방법을 설명한다. 또한 전기적 설계 규칙을 적용하여 인쇄회로기판을 설계하는 경우, 발생하는 신호 지연, 반사 그리고 누화 등의 신호 잡음을 검증 도구를 이용하여 시뮬레이션 하고, 분석한 결과를 보이며, 수정된 고속 신호의 배선 설계를 확인한다.

• Journal of the Korea Society of Computer and Information
• /
• v.6 no.1
• /
• pp.74-81
• /
• 2001

In this paper. the architecture of a high-speed ATM router using ATM switch is studied and the performance of the high-speed ATM router is analyzed through simulation. The high-speed ATM router using ATM switch is able to reduce the load of router and the processing time of a packet in the router. The size of router buffers has been studied through simulation processes for the analysis of performance capacity in due course of making changes in routing time(RT), which is the performance capacity parameters of high-speed ATM routers, flow table size(FS), flow live time(FT) and input circuit efficiencies. The result of this study can be used as the source material for analyzing the suitability of equipment in upgrading networks and applying high-speed ATM routers by using ATM switches.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.52 no.4
• /
• pp.125-132
• /
• 2015

PCI Express is high-speed point-to-point serial protocol, the system is designed by analysing loss and jitter through Eye Diagram. It is necessarily analyzing high speed serial signals when the PCI Express Gen3 which has 8Gbps physical signal speed is designed especially. This paper deals with topology extraction, channel analysis, extraction of s-parameters and system signal integrity simulation within transceiver buffer models through PCI Express Gen3 server connecting switch system design. Optimal parameters of transmitter buffer equalizer are found through solution space simulation of de-emphasis and preshoot parameters to compensate channel loss.

• 한국HCI학회:학술대회논문집
• /
• 2009.02a
• /
• pp.68-73
• /
• 2009

As various haptic algorithms and haptic equipments have developed, the computer simulation includes the haptic simulation. Basically, the haptic simulation requires very fast refresh rate approximately 1000 Hz. The traditional haptic simulations have satisfied that requirement by simplifying the target model. In soft body simulation, simplifying the deformation is not good because the visual feedback is important. Separating haptic model from deformable model can be solution of that problem. However, the user may feel a subtle distiction because the relationship between two models are not clear. In this paper, we propose the hybrid model to manipulate haptic rendering and deformation and define the relationship between two models.

• Journal of Power System Engineering
• /
• v.6 no.3
• /
• pp.64-70
• /
• 2002

A fast decoupled algorithm for time domain simulation of power electronics circuits is presented. The circuits can be arbitrarily configured and can incorporate feedback amplifier circuits. This simulation algorithm is performed for the input series output parallel connected 2 switch forward converter. Steady state and large signal transient responses due to a step load change are simulated. The simulation results are verified through experiments.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.26 no.6B
• /
• pp.856-866
• /
• 2001

본 논문에서는 radix-4 방식을 이용한 고속 터보 MAP 복호 알고리즘을 제안하고 이를 설계하기 위해 VHDL 모델링 하였다. VHDL 시뮬레이션을 하기 위해 radix-4 방식의 터보 MAP 복호기의 구조를 설계하였으며, 복호속도 효율성을 분석하기 위해 기존의 Radix-2 방식의 복호기도 VHDL 시뮬레이션 하였다. 구현 결과, 약 2.4배의 복호속도 향상을 알 수 있었다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2016.07a
• /
• pp.13-15
• /
• 2016

에너지 소비가 큰 건물은 내부 온/습도, 이산화탄소 농도, 미세먼지 농도 등의 일정 공기 질을 유지하면서 에너지 비용을 최소화할 수 있는 제어계획을 수립하는 것이 필요하다. 기존 건물에서 실내 환경의 운영은 설정된 실내 환경 값을 기준을 벗어나면 설비 기기를 제어하는 방식으로 이루어진다. 이는 단 시간에 고에너지를 투입하여 장비를 가동시키므로 에너지 소모가 크며 peak 전력이 높아 에너지 비용이 크다는 문제가 있다. 따라서 온도를 포함한 환경이 변해가는 상황을 예측하고 사전에 에너지 사용 계획을 수립하여 관리 제어를 수행함으로써 예열부하 등의 불필요한 에너지 손실을 절감하려 한다. 이를 위해 실내 환경이 변화하는 것을 예측하고 후보 제어계획으로 제어를 수행할 때 소요되는 에너지가 어느 정도인지 시뮬레이션하여 제어계획의 적합도를 평가한다. 기존 EnergyPlus와 같은 시뮬레이션 도구는 모델이 복잡하여 시뮬레이션에 많은 시간이 필요하기 때문에 환경 변화를 반영하기 위해 주기적으로 재수립되는 수많은 제어계획 데이터를 단시간에 시뮬레이션하기에 부적합하다. 본 논문에서는 빠른 시뮬레이션을 위해 실제 운영 데이터와 에뮬레이션을 통해 획득한 운영 데이터를 기반으로 학습 알고리즘을 이용하여 제어계획 적용 시의 미래 상황을 예측한다.