

직렬입력-병렬출력 연결된 2-스위치 포워드 컨버터의 시간 영역 시뮬레이션을 위한 고속 분리 알고리즘

A Fast-Decoupled Algorithm for Time-Domain Simulation of Input-Series-Output-Parallel Connected 2-Switch Forward Converter

김 만 고

Marn-Go Kim

Key Words : Power Electronics Circuits(전력전자 회로), Decoupled Algorithm(분리 알고리즘), Fast Simulation(고속 시뮬레이션), Forward Converter(포워드 컨버터)

Abstract : A fast decoupled algorithm for time domain simulation of power electronics circuits is presented. The circuits can be arbitrarily configured and can incorporate feedback amplifier circuits. This simulation algorithm is performed for the input series output parallel connected 2 switch forward converter. Steady state and large signal transient responses due to a step load change are simulated. The simulation results are verified through experiments.

1. 서 론

선박내에서 사용하는 각종 계측기나 전자통신장비에 대한 전원공급은 선박용 엔진발전기(Engine generator)에서 발생된 전기에너지를 전력전자 회로로 통과함으로써 얻어진다¹⁾. 이러한 전력전자 회로는 저항(R), 인덕터(L), 커패시터(C) 뿐만아니라 반도체 스위치를 포함하게 되고, 반도체 스위치의 존재로 인해 전력전자 회로의 시뮬레이션은 복잡하게 된다.

대부분의 전력전자 회로는 각 스위치의 ON/OFF 상태에 따라 여러가지의 동작 모드로 구분할 수 있고, 각 모드는 부분구간 선형 시스템(Piece wise linear system)으로 볼 수 있다. 부분구간 선형 시스템이 서로 연결되어 완전한 하나의 동작 주기가 완성되며, 한주기에 대한 시스템의 특성은 비선형을 나타내게 된다.

지금까지 반도체 스위치를 포함하는 전력전자 회로의 시뮬레이션은 상태변수에 의한 접근법을 사용하거나²⁻⁴⁾ 노드 방정식(Node equation)에 의한 접근법을 주로 사용하여⁵⁾ 수행하여 왔다. 최근에 이르러 전력전자 회로의 시뮬레이션을 고

속으로 수행하기 위해 전체 시스템(System)을 여러개의 부시스템(Subsystems)으로 분리하는 방법(Decoupled algorithm)이 활발하게 연구되고 있다^{6,7)}. 지금까지 여러개의 부시스템으로 분리하는 방법은 주로 전력단(Power stage)과 피이드백 회로(Feedback circuit)를 나누는 방법이었다. 피이드백 회로의 전력단에 대한 부하영향>Loading effect)를 무시하고 시뮬레이션을 수행함으로써 장시간의 과도상태 응답을 요하는 시뮬레이션도 가능하게 되었다.

본 논문에서 제안하는 시뮬레이션 알고리즘은 기존의 분리 알고리즘에 비해 전력전자 시스템의 회로를 보다 더 세분하여 시스템 내부의 상태(States) 수준까지 분리함으로써 시스템 특성 시뮬레이션을 보다 간단하게 수행하는 방법이다⁸⁾. 전력전자 회로의 전력단 상태변수를 동적 특성에 따라 느린 상태 X_s (Slow state)와 빠른 상태 X_f (Fast state)로 나누고, 시뮬레이션 스텝 동안 느린 상태를 상수(Constant)로 간주하고 빠른 상태에 대해 시뮬레이션 스텝 동안의 이산시간 방정식을 세운다. 빠른 상태에 대한 이산시간 상태 방정식을 세운 후 빠른 상태에 대한 시뮬레이션 스텝 동안의 평균값을 입력으로 하는 느린상태에 대한 이산 시간 상태방정식을 세운다. 각 모드에 대해 같은 방법으로 적용하면 전력단에 대한 이산시간

접수일 : 2002년 5월 15일
김만고 : 부경대학교 전기제어계측공학부




Fig. 1 2 switch forward converter

상태 방정식이 완성된다. 피드백 오차증폭기(Error amplifier)에 대해서는 전력단에 대한 부하 영향을 무시하고, 전력단과 마찬가지로 느린 상태와 빠른 상태로 나누어 적용하면 스위칭 조건을 유도할 수 있다. 또한 각 모드와 모드 사이의 구조 변화를 결정하는 경계 조건(Boundary conditions)은 전력단의 상태와 오차 증폭기의 조건으로 부터 구할 수 있다.

제안된 알고리즘의 적용과정을 병렬입력 직렬출력 연결된 2 스위치 포워드 컨버터에 대한 이산시간 시뮬레이션을 통해 설명하고, 본 시뮬레이션 알고리즘의 타당성을 증명하기 위하여 시뮬레이션 결과와 함께 실험 결과를 제시한다.

2. 이산 시간 영역 상태 방정식

Fig. 1은 본 논문에서 시뮬레이션하고자 하는 직렬입력 병렬출력 연결된 2 스위치 포워드 컨버터를 나타낸다. 전력단의 인덕터 및 커패시터 상태 수가 8개, 오차 증폭기의 커패시터 상태 수가 2개이므로 전체 시스템 차수는 10차이다.

포워드 컨버터의 출력 인덕터 전류 i_{L1} , i_{L2} 가 연속적인 형태로 동작하는 것으로 가정하면, 이 컨버터는 3가지 모드로 표현된다. 즉, S1과 S2가 동시에 도통상태인 모드 1, 모든 능동 스위치 S1~S4가 불통상태인 모드 2, 그리고 S3와 S4가 동시에 도통상태인 모드 3로 표현된다. 이 3개의 모드가 서로 연결되어 완전한 주기가 완성되며, 이산시간 상태방정식을 유도하여 각 모드를 연속하여 시뮬레이션함으로써 시스템의 정상상태 및 과도상태 응답을 관찰할 수 있다. 출력인덕터 전류가 불연속인 경우에 대해서도 같은 알고리즘을 적용할 수




Fig. 2 Equivalent circuit for Mode 1 power stage

있으나 여기서는 연속적인 전류형태에 대해 국한하기로 한다.

Fig. 1로 부터, 스위치 S1, S2가 동시에 도통 상태일때 등가 회로를 모드 1으로 표현내면 Fig. 2와같이 나타내어진다. 이 등가회로에서 커패시터 전압이 느리므로 시뮬레이션 스텝동안 상수로 간주하면, Fig. 3과 같은 등가회로가 된다. Fig. 3으로부터 각각의 인덕터 전류에 대한 이산시간 상태 방정식을 세우면 다음과 같이 유도된다.

$$i_{L}(t_k+h) \doteq i_{L}(t_k) + (V_{in} - v_{C1}(t_k) - v_{C2}(t_k)) \cdot h/L - i_{L}(t_k) \cdot R_s \cdot h/L \quad (1)$$

$$i_{L1}(t_k+h) \doteq i_{L1}(t_k) + (v_{C1}(t_k)/n - v_{C1}(t_k)) \cdot h/L_1 - i_{L1}(t_k) \cdot R_{L1} \cdot h/L_1 \quad (2)$$

$$i_{L2}(t_k+h) \doteq i_{L2}(t_k) - v_{C1}(t_k) \cdot h/L_2 - i_{L2}(t_k) \cdot R_{L2} \cdot h/L_2 \quad (3)$$

$$i_{L1}(t_k+h) \doteq i_{L1}(t_k) + [v_{C1}(t_k) - i_{L1}(t_k) \cdot R_{L1}] \cdot h/L_1 \quad (4)$$

$$i_{L2}(t_k+h) \doteq i_{L2}(t_k) + [S \cdot v_{C1}(t_k) - i_{L2}(t_k) \cdot R_{L2}] \cdot h/L_2 \quad (5)$$

단, $R_{din} \gg R_s$, $S = 1$ (ON) 또는 0 (OFF).

계산된 위의 전류 값을 사용하여 각각의 인덕터를 시뮬레이션 스텝 h동안의 평균 전류원으로 나타내면 Fig. 4와 같은 등가회로가 된다. 이 등가회로에서 전압 방정식을 유도하면 다음과 같다.

$$v_{C1}(t_k+h) \doteq v_{C1}(t_k) + [(i_{L}(t_k) + i_{L}(t_k+h))/2 - (i_{L1}(t_k) + i_{L1}(t_k+h))/(2n) - v_{C1}(t_k)/R_{din}] \cdot h/C_{d1} - (v_{C1}(t_k) + v_{C2}(t_k) - V_{in})/R_{din} \cdot h/C_{d1} \quad (6)$$

$$v_{C2}(t_k+h) \doteq v_{C2}(t_k) + [(i_{L}(t_k) + i_{L}(t_k+h))/2 - (v_{C1}(t_k) + v_{C2}(t_k) - V_{in})/R_{din} - v_{C2}(t_k)/R_{d2}] \cdot h/C_{d2} \quad (7)$$




Fig. 3 Equivalent circuit for deriving discrete time current state equations during simulation step h of Mode 1

$$v_{Cf}(t_k+h) \doteq v_{Cf}(t_k) + [(i_{L1}(t_k) + i_{L1}(t_k+h))/2 + (i_{L2}(t_k) + i_{L2}(t_k+h))/2 - (i_{L1}(t_k) + i_{L1}(t_k+h))/2] \cdot h/C_f \quad (8)$$

$$v_o(t_k+h) = v_{Cf}(t_k+h) + R_c \cdot [i_{L1}(t_k+h) + i_{L2}(t_k+h) - S \cdot i_{L2}(t_k+h)] \quad (9)$$

전체 주 스위치 S1~S4가 OFF상태의 등가회로를 모드 2로 나타내면, Fig. 5와 같이 표현된다. 모드 1과 모드 2의 등가회로에서 차이점은 모드 1에서 TX1을 통해 2차측으로 전달되는 에너지가 모드 2에서 발생하지 않는다. 따라서, 모드 2에서 전력단 상태의 이산시간 방정식은 모드 1과 비교하여 대부분 상태 방정식은 동일하고 TX1의 동작여부에 관련되는 v_{C1} , i_{L1} 의 식만 다르다. 모드 2에서 v_{C1} , i_{L1} 에 대한 이산시간 방정식을 모드 1에서와 같은 방법으로 유도하면 다음과 같다.

$$i_{L1}(t_k+h) \doteq i_{L1}(t_k) - v_{Cf}(t_k) \cdot h/L_{L1} - i_{L1}(t_k) \cdot R_{L1} \cdot h/L_{L1} \quad (10)$$

$$v_{C1}(t_k+h) \doteq v_{C1}(t_k) + [(i_L(t_k) + i_L(t_k+h))/2 - (v_{C1}(t_k) + v_{C2}(t_k) - Vin)/R_{dn} - v_{C1}(t_k)/R_{d1}] \cdot h/C_{d1} \quad (11)$$

또한 주 스위치 S3, S4가 도통상태일때 모드 3으로 나타내면 Fig. 6과 같은 등가회로로 표현된다. 모드 2와 비교하여 모드 3에서는 TX2를 통하여 에너지가 2차측으로 전달되고 있다. 따라서, 모드 3의 이산시간 방정식은 모드 2와 거의 같고 TX2의 동작여부에 관련되는 v_{C2} , i_{L2} 만 다르다. 모드 3에서 v_{C2} , i_{L2} 에 대한 이산시간 방정식을 모드 1

에서와 같은 방법으로 유도하면 다음과 같다.

$$i_{L2}(t_k+h) \doteq i_{L2}(t_k) + (v_{C2}(t_k)/n - v_{Cf}(t_k)) \cdot h/L_{L2} - i_{L2}(t_k) \cdot R_{L2} \cdot h/L_{L2} \quad (12)$$

$$v_{C2}(t_k+h) \doteq v_{C2}(t_k) + [(i_L(t_k) + i_L(t_k+h))/2 - (i_{L2}(t_k) + i_{L2}(t_k+h))/(2n) - v_{C2}(t_k)/R_{d2} - (v_{C1}(t_k) + v_{C2}(t_k) - Vin)/R_{dn}] \cdot h/C_{d2} \quad (13)$$

각 모드에서 출력필터 인덕터 전류 i_{L1} , i_{L2} 가 불연속일때도 같은 과정을 통해 상태방정식이 유도된다.




Fig. 4 Equivalent circuit for deriving discrete time voltage state equations during simulation step h of Mode 1




Fig. 5 Equivalent circuit for Mode 2 power stage




Fig. 6 Equivalent circuit for Mode 3 power stage




Fig. 7 Equivalent circuit for deriving discrete time v_{d1} equation




Fig. 8 Equivalent circuit for deriving discrete time v_{d2} equation

오차 증폭기 회로의 전력단에 대한 부하 영향을 무시할 수 있으면, 오차 증폭기는 전력단과 분리하여 시뮬레이션을 수행할 수 있다. 오차 증폭기 회로의 상태에 대해서도 느린 상태와 빠른 상태로 분리할 수 있고, 전력단과 같이 빠른 상태에 대한 방정식을 세운 후 빠른 상태의 평균치를 입력으로 하여 느린 상태에 대한 방정식을 세우면 된다. 정상적인 오차 증폭기 회로에서 $r_2 - c_2$ 는 큰 시정수를 가지므로 c_2 는 느린 상태를 나타내게 된다. c_2 의 전압을 시뮬레이션 스텝 h 동안 상수로 간주하고 c_1 에 대한 상태 방정식을 Fig. 7로부터 다음과 같이 유도할 수 있다.

$$v_{d1}(t_k+h) = v_{d1}(t_k) + [(V_{ref} - v_{c1}(t_k))/r_1 + V_{ref}/r_d + (v_{d2}(t_k) - v_{d1}(t_k))/r_2] \cdot h/c_1 \quad (14)$$

c_1 의 평균전압을 입력으로 하는 등가회로 Fig. 8

로부터 c_2 에 대한 전압 상태 방정식은 다음과 같이 유도된다.

$$v_{d2}(t_k+h) = v_{d2}(t_k) + [(v_{d1}(t_k+h) + v_{d1}(t_k))/2 - v_{d2}(t_k)]/r_2 \cdot h/c_2$$


$$v_{c2}(t_k+h) = V_{ref} + v_{d1}(t_k+h) \quad (15)$$

스위칭 경계 조건은 v_c 전압이 삼각파형과 같아지는 순간이 되며, 주어진 회로의 스위칭 순간의 경계 조건은 다음과 같다.


$$v_c(t_k + t_{on}) = V_{min} + (V_b - V_{min}) \cdot t_{on}/(0.5 \cdot T) \quad (16)$$

여기서, V_{min} 삼각파형의 최소값, V_b 삼각파형의 최대값, $t_{on} = h + h + \dots + h_f$, h_f 부분 시뮬레이션 스텝, T 주기.

시뮬레이션 스텝 h 는 상태방정식을 유도하기 위한 등가회로에서 최소 시정수의 0.1배 그리고 파형의 최소 관심 주기의 0.01배보다 적게 선정하면 적절한 결과를 얻을 수 있다.




(a) Simulation




(b) Experiment


Fig. 9 Steady state simulated and experimental waveforms for i_{L1} (upper trace) and i_{L2} (lower trace), (X: 2.5us/div., Y: 2 A/div.)




(a) i_L




(b)




(c) i_{r_s}




(d)




(e) v_c




(f) Upper: S, Lower: i_L (X: 10ms/div., Y: 0.5A/div.)




(g) v_{C1} (X: 10 ms/div., Y: 1 V/div.)



(h) i_{L1} (X: 100 us/div., Y: 2 A/div.)



(i) v_o (X: 100 us/div., Y: 0.25 V/div.)




(j) v_c (X: 100 us/div., Y: 1 V/div.)

Fig. 10 Simulated (a)~(e) and experimental(f)~(j) waveforms when S is turned on, S: 10 V/div.


3. 시뮬레이션 및 실험 결과

Fig. 1의 컨버터 시스템에서 출력필터 전류가 연속적으로 동작할 경우에 대하여 다음의 파라메타 값을 사용하여 시뮬레이션 및 실험을 수행하였다.


T	9 μ s	V_{in}	280 V	R_s	0.4 Ω
R_{din}	33 Ω	L	20 mH	R_{d1}	10 k Ω
R_{d2}	10 k Ω	C_{d1}	1000 μ F	C_{d2}	1000 μ F
n	1.7143	R_{L1}	0.3 Ω	R_{L2}	0.3 Ω
L_{f1}	50 μ H	L_{f2}	50 μ H	C_f	1000 μ F
R_c	0.04 Ω	R_{L1}	3.6 Ω	R_{L2}	5.0 Ω
L_1	52 μ H	L_2	65 μ H	r_1	15 k Ω
r_2	22 k Ω	r_d	3.3 k Ω	c_1	62 pF
c_2	0.1 μ F	V_{ref}	5.1 V	V_{min}	2.25 V
V_p	4.25 V	h	0.1 μ s.		



(a) i_{L1}



(b) v_o




(c) v_c


Fig. 9는 정상상태에서 두 출력필터 전류의 파형에 대한 시뮬레이션 및 실험 파형을 나타낸다. 이 그림으로부터 시뮬레이션 결과와 실험 결과가 매우 유사함을 볼 수 있다.

Fig. 10은 S의 턴 온에 의해 부하의 스텝 변화가 일어날 경우에 대한 각 부의 시뮬레이션 및 실험 파형을 나타낸다. 입력 필터부의 i_L 및 v_{C1} 파형은 약 600 ms 정도의 긴 시뮬레이션을 통해 동적 응답특성을 고찰할 수 있었다. 450 MHz 펜티엄 III PC를 사용하여 시뮬레이션을 수행할 경우, 기존의 Pspice프로그램으로 하루정도의 긴 시뮬레이션 시간이 걸리나, 제안된 시뮬레이션에서는 5분 정도의 짧은 시간에 가능하였다.


Fig. 11은 S의 턴 오프에 의해 부하의 스텝 변화가 일어날 경우에 의한 주요부의 파형을 나타낸다. 부하 스위치 S가 도통상태이면 i_{L2} 는 S를 통해 흐르고 부하 인덕터 L_2 의 에너지는 C_f 의 전압



(d) Upper: S, Lower: i_{L1} (X: 100us/div., Y: 2A/div.)



(e) v_o (X: 100 us/div., Y: 0.25 V/div.)



(f) v_c (X: 100 us/div., Y: 1 V/div.)

Fig. 11 Simulated (a)~(c) and experimental(d)~(f) waveforms when S is turned off, S: 10 V/div.

를 통해 공급 받으며, S가 턴 오프상태이면 부하 전류 i_{L2} 는 환류다이오드를 통해 흐르고 인덕터 L_2 의 에너지는 R_{L2} 에서 소모되어 감소한다. S가 턴 오프되는 순간 S로 흐르고 있던 i_{L2} 전류가 환류다이오드로 갑자기 흐름의 변화를 일으키기 때문에 Fig. 11(b), (e)와 같이 v_o 의 파형에 불연속인 순간이 발생한다.

부하의 스텝변화에 대한 시뮬레이션 및 실험파형으로부터, 부하의 스텝변화에 대한 과도상태의 동적 응답특성이 아주 유사함을 관찰할 수 있다. 부하의 스텝변화에 대한 v_o , i_{L2} 의 과도상태 동특성은 v_{o1} , i_{L1} 과 같았다.

4. 결 론

선박용 전원공급장치에 사용되는 전력전자 회로에 체계적으로 적용가능한 이산시간 시뮬레이션을 위한 고속 분리 알고리즘에 대하여 기술하였다. 제안된 방법은 전력전자 회로의 전력단 상태변수를 동적 특성에 따라 느린 상태 X_s 와 빠른 상태 X_f 로 나누고, 시뮬레이션 스텝 동안 느린 상태를 상수로 간주하고 빠른 상태에 대해 시뮬레이션 스텝 동안의 이산시간 방정식을 세운다. 빠른 상태에 대한 이산시간 상태 방정식을 세운 후 빠른 상태에 대한 시뮬레이션 스텝 동안의 평균값을 입력으로 하는 느린상태에 대한 이산 시간 상태방정식을 세운다. 한주기를 구성하는 각 모드에 대해 같은 방법으로 적용하면 전력단에 대한 이산시간 상태 방정식이 완성된다. 피이드백 오차 증폭기에 대해서는 전력단에 대한 부하 영향을 무시하고, 전력단과 마찬가지로 느린 상태와 빠른 상태로 나누어 이산 시간 상태 방정식을 유도한다. 또한 각 모드와 모드 사이의 구조 변화를 결정하는 경계 조건은 스위칭 주기, 전력단의 상태 및 오차 증폭기의 조건으로 부터 구할 수 있다.

제안된 고속 분리 알고리즘을 설명하기 위해 병렬입력 직렬출력 연결된 2 스위치 포워드 컨버터에 대한 시간 영역 시뮬레이션을 단계적으로 수행하였다. 정상상태 및 스텝 부하 변화에 대한 과도상태의 시뮬레이션 결과는 실험 결과를 통해 타당성을 확인할 수 있었다.

참 고 문 헌

1. 김만고, "선박용 고주파 정류장치 개발", 중소기업 기술혁신개발사업 최종보고서, 1998
2. F. C. Lee, Y. Yu, "Computer Aided Analysis and Simulation of Switched DC DC Converters" IEEE Trans. on Industry Applications, Vol. IA 15, pp. 511~520, 1979
3. S. S. Kelkar and F. C. Lee, "A Fast Time Domain Digital Simulation Technique for Power Converters: Application to a Buck Converter with Feedforward Compensation", IEEE Trans. on Power Electronics, Vol. 1, No. 1, pp. 21~31, 1986
4. R. W. Erickson, S. Cuk, and R. D. Middlebrook, "Large Scale Modeling and Analysis of Switching Regulators", in IEEE PESC Record., pp. 240~250, 1982
5. L. W. Nagel, "SPICE II: A Computer Program to Simulate Semiconductor Circuits", Memorandum ERL M520, Electronic Research Laboratory, University of California, Berkeley, 1975
6. R. Ridley, "New Simulation Techniques for PWM Converters", in IEEE APEC Record., pp. 517~523, 1993
7. Chen Ching Liu et al., "A Fast Decoupled Method for Time Domain Simulation of Power Converters", in IEEE PESC Record, pp. 748~755, 1988
8. 김만고, "PWM 컨버터에 대한 새로운 이산시간 모델링 및 시뮬레이션 기법", 전력전자학회지, 제7권, 제3호, pp. 289~296, 2002
9. K. J. Astrom and B. Wittenmark, Computer Controlled Systems, Prentice Hall, Inc., Chap. 2 ~ Chap. 3, 1984