• 전기전자학회논문지
• /
• 제3권1호
• /
• pp.118-125
• /
• 1999

게이트 아래의 기판과 쏘오스/드레인의 접합부분 사이의 길이로 정의되는 LDD MOSFET의 metallurgical 채널 길이를 커패시턴스 측정을 이용하여 결정할 수 있는 방법을 제안하였다. 전체의 게이트 면적이 동일한 평판 모양과 손가락 모양의 LDD MOSFET 게이트 테스트 패턴의 커패시턴스를 측정하였다. 각 테스트 패턴의 쏘오스/드레인과 기판의 전압을 접지시키고 게이트의 전압을 변화시키면서 커페시턴스를 측정하였다. 두 테스트 패턴의 측정치의 차이를 그려서 최대점이 나타나는 점의 값를 간단한 수식에 대입하여 metallurgical 채널 길이를 구하였다. 이차원적 소자 시뮬레이터를 사용하여 수치해석적 모의 실험을 함으로써 제안한 방법을 증명하였다.

• 대한전자공학회논문지SD
• /
• 제45권11호
• /
• pp.1-7
• /
• 2008

본 연구에서는 양자 현상을 고려한 나노미터 MuGFET의 C-V 특성을 분석하기 위하여 2차원 Poisson-$Schr{\ddot{o}}dinger$ 방정식을 self-consisnt하게 풀 수 있는 시뮬레이터를 구현하였다. 소자 시뮬레이터를 이용하여 양자 현상으로 인한 소자크기와 게이트 구조에 따른 게이트-채널 커패시턴스 특성을 분석하였다. 소자의 크기가 감소할수록 단위 면적당 게이트-채널 커패시턴스는 증가하였다. 그리고 게이트 구조가 다른 소자에서는 게이트-채널 커패시턴스가 유효게이트 수가 증가할수록 감소하였다. 이런 결과를 실리콘 표면의 전자농도 분포와 인버전 커패시턴스로 설명하였다 또한 인버전 커패시턴스로부터 소자의 크기 및 게이트 구조에 따른 inversion-layer centroid 길이도 계산하였다.

• 조명전기설비학회논문지
• /
• 제17권6호
• /
• pp.83-88
• /
• 2003

본 논문에서는 IPM의 전기적인 기생 성분 중에서 성능에 가장 크게 영향을 미치는 밀러 커패시턴스에 의하여 발생하는 오동작을 시뮬레이션을 통하여 증명하고 이를 최소화하기 위한 방법을 제시한다. 게이트와 컬렉트 단자간에 형성되는 밀러 커패시턴스와 밀접하게 관련된 게이트-에미터 사이의 기생 커패시턴스와 게이트 저항과의 상관 관계를 PSpice 시뮬레이션을 통하여 분석한다. 또한 시뮬레이션 결과를 바탕으로 IPM의 오동작을 최소화하기 위한 보조 회로를 삽입한 주문형 IPM을 제시한다. 표준형 IPM과 오동작 방지를 위해 보조회로가 삽입된 주문형 IPM의 실험 파형을 통해서 주문형 IPM이 약 3 [V]의 오동작에 대한 여유 전압을 가짐을 확인할 수 있다.

• 전자공학회논문지C
• /
• 제36C권12호
• /
• pp.59-68
• /
• 1999

ASIC의 타이밍 특성 분석은 회로를 구성하는 게이트와 이들을 연결하는 배선의 지연 시간을 바탕으로 이루어진다. 게이트의 지연 시간은 입력에 인가된 파형의 천이 시간과 출력에 연결된 부하 커패시턴스를 변수로 하는 이차원 테이블로 모델링할 수 있다. 배선의 지연 시간은 배선에서 추출한 저항, 커패시턴스 등으로 구성된 배선회로에 AWE 기법을 적용하여 계산할 수 있다. 그러나 이들 지연 시간은 구동 게이트와 배선의 상호 작용의 영향을 받으므로 이 효과를 반영하여 이차원 테이블 모델과 AWE 기법을 사용하여야 한다. 배선을 구동하는 게이트가 한 개라는 가정 하에서 유효 커패시턴스와 게이트 구동 모델을 통하여 상호 작용을 고려하는 기법이 제안된 바 있다. 본 논문은 이를 확장하여 병렬로 연결된 여러 개의 CMOS 게이트가 동시에 배선을 구동하는 경우를 다룰 수 있는 기법을 제시하고 있다. 이 기법을 C 프로그램으로 구현하여 CMOS ASIC 제품에 적용한 결과 , 게이트와 배선의 지연 시간을 SPICE와 비교하여 수 십 배 이상 빠른 속도와 수 % 이내의 오차로 분석하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2020년도 전력전자학술대회
• /
• pp.271-273
• /
• 2020

SiC 기반의 전력용 반도체 소자들은 스위칭 속도가 빠르고 높은 차단 전압을 가져 dv/dt가 크다. 중전압 이상에서 게이트 드라이버에 절연된 전원 공급을 하기 위해 소형 변압기가 사용된다. 하지만 변압기의 1, 2 차 권선 사이에 수십 pF 이상의 기생 커패시턴스가 존재하며, 높은 전압을 고속으로 스위칭 하게 될 경우 기생 커패시턴스를 통해 제어부로 공통 모드 전류가 흘러 오작동을 야기할 수 있다. 본 연구에서는 변압기를 대체하여 무선전력전송 코일을 이용한 게이트 드라이버용 절연된 전원공급 장치를 제안한다. 무선전력전송 코일 사이의 거리를 수 mm 이상 이격시켜 코일 사이의 기생 커패시턴스를 1 pF 이하로 줄이고 높은 절연 특성을 가질 수 있다. 무선전력 전송의 공진 토폴로지는 직렬-병렬을 선택했고, 2 MHz에서 높은 효율을 갖도록 I-core 코일을 2.2cm × 1.5cm × 1.7cm으로 제작해 검증했다.

• 한국전자통신학회논문지
• /
• 제9권8호
• /
• pp.853-859
• /
• 2014

본 연구에서는 핀치오프 된 cold-FET에서 게이트와 드레인 패드를 디임베딩하여 얻어지는 Z-파라미터와 게이트와 드레인 패드 커패시턴스를 제외한 핀치오프 된 cold-FET의 나머지 파라미터에 의해 모델링되는 Z-파라미터 사이의 잔차 오차를 최소화함으로써 HEMT의 모든 외인성 파라미터를 추출하는 기법을 제시한다. 제시된 기법을 사용하면 게이트와 드레인 모조패드의 추가적 제작 없이 게이트와 드레인 패드의 커패시턴스 값뿐 아니라 나머지 외인성 파라미터 값 모두를 성공적으로 추출할 수 있다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권11호
• /
• pp.932-939
• /
• 2000

본 논문은 정적 CMOS 회로의 단락 전류로 인한 전력소모와 게이트의 전달 지연시간을 구하기 위한 간단한 방법을 제시한다. 단락전류식은 게이트와 드레인 사이에 존재하는 커플링 커패시턴스의 영사한 후 모형화한 전류 수식을 기반으로 CMOS 회로의 지연 시간을 예측하기 위한 거시모형과 수식들을 제안하였다. 제안된 방법은 시뮬레이션을 통하여 현재의 기술 동향 특성인 신호 천이시간과 부하 커패시턴스가 감소하는 경우에 대해 이전의 연구보다 더욱 정확하고 신속히 예측할 수 있음을 보였다. 또한 제안된 거시 모형은 전류식이 변할지라도 전력소모와 타이밍 수준에서의 지연시간을 계산하는데 쉽게 적용이 가능하다.

• 전기전자학회논문지
• /
• 제22권1호
• /
• pp.209-212
• /
• 2018

본 논문에서는 P(VDF-TrFE)유기물 강유전체 기반 metal-ferroelectric-metal (MFM) capacitor 와 차세대 반도체 물질인 질화갈륨 반도체를 활용한 네거티브 커패시턴스 전계효과 트랜지스터를 제작 및 분석 하였다. 27 nm의 두께의 P(VDF-TrFE) MFM 커패시터의 분극지수는 4 MV/cm에서 $6{\mu}C/cm^2$ 값을 나타내었으며 약 65 ~ 95 pF의 커패시턴스 값을 나타내었다. 강유전체의 커패시턴스와 전계효과 트랜지스터의 커패시턴스 매칭을 분석하기 위해 제작된 P(VDF-TrFE) MFM 커패시터는 GaN 전계효과 트랜지스터의 게이트 전극에 집적화 되었으며 집적화되기 전 104 mV/dec 의 문턱전압 이하 기울기에서 82 mV/dec 값으로 개선된 효과를 보였다.

• 대한전자공학회논문지SD
• /
• 제46권7호
• /
• pp.39-46
• /
• 2009

본 논문에서는 LED 백라이트를 위한 고속 스위칭 전류-펄스 드라이버(Current-Pulse Driver)를 제안하였다. 제안한 전류-펄스 드라이버는 드레인 정규화 전류미러(Regulated Drain Current Mirror : RD-CM)[1]와 고전압 NMOS 트랜지스터(High-Voltage NMOS Transistor : HV-NMOS)로 구성되었다. 동적 gain-boosting 앰프(Dynamic Gain-Boosting Amplifier : DGB-AMP)를 사용하여 전류-펄스 스위칭 응답속도를 향상시켰다. 출력 전류-펄스 스위치가 꺼졌을 때, RD-CM의 HV-NMOS 게이트 커패시턴스에 충전된 전하가 방전되지 않기 때문에 스위치가 다시 켜졌을 때, HV-NMOS 게이트 커패시턴스를 다시 충전할 필요가 없다. 제안한 전류-펄스 드라이버에서는 게이트 커패시턴스의 반복적인 충 방전 시간을 제거함으로써 전류-펄스 스위칭 동작을 고속으로 하도록 하였다. 검증을 위하여 SV/40V 0.5um BCD 공정으로 칩을 제작하였다. 제안한 전류-펄스 드라이버의 스위칭 지연시간을 기존 드라이버에서의 700ns에서 360ns로 줄일 수 있었다.

• 대한전자공학회논문지SD
• /
• 제40권12호
• /
• pp.10-16
• /
• 2003

에어브리지의 기생 커패시턴스의 영향을 분석하기 위해 CPW PHEMT의 기존 cold-FET 회로모델에 게이트-에어브리지의 기생 커패시턴스(C/sub ag/)차 드레인-에어브리지의 기생 커패시턴스(C/sub ad/)를 더해주었다. 또한 제안된 모델을 사용하여 소자의 parameter들을 추출하여, 그 존재를 확인하였다. 본 논문에서는 에어브리지에 의해 생성되는 기생 커패시턴스의 영향을 연구하기 위해 에어브리지의 여러 연결방법을 CPW PHEMT 제작에 접목시켰다. 또한 핀치오프상태의 cold-FET에 대한 개선된 등가회로 모델을 제시하여 에어브리지에 의한 기생 커패시턴스가 소자 특성에 어떤 영향을 주는 가를 분석하였다. 제작된 CPW PHEMT의 측정 결과로부터, 기생 커패시턴스 C/sub ag/와 C/sub ad/가 소자의 S/sub 21/ 이득을 감소시키는 중요한 요소임을 확인하였다.