• Composites Research
• /
• 제32권6호
• /
• pp.301-306
• /
• 2019

정전 소자는 기계적 에너지를 전기적 에너지로 바꿀 수 있는 소자로, 제작 공정이 간단하고 높은 전기적 출력을 발생시키는 장점이 부각되어 주목받고 있는 소자이다. 정전 소자가 소개된 이례 높은 출력으로 휴대형 전자기기를 충전할 수 있는 시스템이 소개되었으나, 최근 연구에서는 기체 항복과 전계 방출 현상으로 인한 출력의 한계가 보고되고 있다. 이와 같은 한계를 극복하기 위하여 본 연구에서는 금속-금속 표면 간 접촉을 활용하여 정전 소자에 이온 강화 전계 방출 현상과 전자 사태를 유도해 전자가 직접적으로 전극 사이를 흐를 수 있는 정전 소자 설계를 소개한다. 본 정전 소자의 출력은 평균 피크 개로 전압 340 V, 평균 피크 폐회로 전류 10 mA 정도로 측정되었고, 표면 전하 생성층의 표면 전하의 양에 따라 출력이 변화하였다. 본 연구에서 개발된 정전 소자는 실효 출력이 약 0.9 mW로, 기존 정전 소자에 비해 2.4배 높은 일률을 보였다. 본 정전 소자는 높은 출력을 통해 배터리, 커패시터 등을 사용하는 휴대형 전자기기 및 센서들을 독립적으로 충전시켜 유용하게 사용될 수 있을 것으로 사료된다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.101-111
• /
• 2008

본 논문은 40Gb/s급 광통신 시스템에서 사용되는 고속 리드-솔로몬(RS) 복호기의 하드웨어 면적을 줄인 새로운 구조를 소개하고 RS 복호기 기반의 고속 FEC구조를 제안한다. 특히 높은 데이터처리율과 적은 하드웨어 복잡도를 가지고 있는 차수 연산 블록이 제거된 pDCME 알고리즘 구조를 소개한다. 제안된 16채널 RS FEC구조는 8개의 신드롬 계산 블록이 1개의 KES 블록을 공유하는 8 채널 RS FEC구조 2개로 구성되어 있다. 따라서 4개의 신드롬 계산 블록에 1개의 KES블록을 공유하는 기존의 16채널 3-병렬 FEC 구조와 비교하여 하드웨어 복잡도를 약 30%정도 줄일 수 있다. 제안된 FEC 구조는 1.8V의 공급전압과 $0.18-{\mu}m$ CMOS 기술을 사용하여 구현하였고 총 250K개의 게이트수와 5.1Gbit/s의 데이터 처리율을 가지고 400MHz의 클럭 주파수에서 동작함을 보여준다. 제안된 면적 효율적인 FEC 구조는 초고속 광통신뿐만 아니라 무선통신을 위한 차세대 FEC 구조 등에 바로 적용될 수 있을 것이다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.40-49
• /
• 2008

Mobile-DTV 응용을 위한 분수형 주파수 합성기를 1.8V $0.18{\mu}m$ CMOS 공정으로 설계하였다. VCO는 PMOS를 사용하여 위상잡음을 감소시켰고, 인덕터와 캐패시터, 버렉터(varactor)를 선택적으로 스위칭하는 기법을 적용하여 측정 결과 800MHz-1.67GHz 대역에서 동작이 가능한 것을 확인하였다. VCO 이득 곡선의 선형 특성을 개선하기 위해서 버렉터 바이어스 기법을 사용하였고, 개수를 2개로 최소화 하였다. 추가적으로 버렉터 스위칭 기법을 사용해서 VCO 이득 저하 특성을 개선하였다. 또한, VCO 주파수 교정 블록을 사용해서 VCO 이득 저하를 개선하면서, VCO 이득의 간격을 일정하게 유지하도록 설계하였다. 분수형 주파수 분주비를 위한 시그마-델타 변조기의 설계 시 통합 모의실험 기법(co-simulation method)을 적용해서 설계의 정확성과 효율성을 향상시켰다. VCO와 PFD, CP, LF는 Cadence Spectre를 이용하여 검증하였고, 분주기는 Spectre와 Matlab Simulink, ModelSim, HSPICE를 이용하여 검증하였다. 주파수 합성기의 전체 소모 전력은 1.8V 전원 전압에서 18mW이고, VCO의 주파수 영역은 최대 주파수의 약 52.1%가 되는 것을 확인하였다. 또한 VCO의 위상 잡음은 1GHz, 1.5GHz, 2GHz 출력 주파수에서 1MHz 오프셋에서 -100dBc/Hz 이하의 잡음 특성을 확인하였다.

• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.678-684
• /
• 2013

본 논문에서는 SAW 필터가 없는 LTE-Advanced RF 송신기에 적용 가능한 기저대역 송신단 회로를 제안한다. 제안하는 기저대역 송신단 회로는 Tow-Thomas구조의 2차 능동 저역통과 필터 1개와 1차 수동 RC 필터 1개로 구현되었으며, 0.7 MHz, 1.5 MHz, 2.5 MHz, 5 MHz, 7.5 MHz, 10 MHz, 그리고 20 MHz의 총 7개의 채널 차단 주파수를 제공하며, 각 채널 별로 -41 dB에서 0 dB까지 1-dB 단계로 이득 조절이 가능하다. 제안하는 2차 능동 저역 통과 필터 회로는 DC 소모 전류 효율을 높이기 위해 채널 차단 주파수를 세 그룹으로 나누어서 선택된 차단 주파수 그룹에 따라 연산증폭기의 전류 소모를 3단계로 가변 할 수 있도록 연산증폭기 내부에 3개의 단위-연산증폭기(OTA)를 병렬로 연결하여 선택적으로 사용할 수 있도록 설계하였다. 또한, 제안하는 연산 증폭기는 저전력으로 1-GHz UGBW(Unit Gain Bandwidth)를 얻기 위해 Miller 위상 보상 방식과 feed-forward 위상 보상 방식을 동시에 사용하였다. 제안하는 기저대역 송신기는 65-nm CMOS 공정을 사용하여 설계되었고 1.2 V의 전압으로부터 선택된 채널 대역폭에 따라 최소 6.3 mW, 최대 24.1 mW의 전력을 소모한다.

• 전기화학회지
• /
• 제6권4호
• /
• pp.242-249
• /
• 2003

아연 전극은 고농도의 KOH전해질 용액의 알카리 전지용 양극재료로 폭넓게 이용되고 있다. 그러나 급속한 전기화학적 반응과 높은 용해도에 의한 수지상의 생성에 의해 사이클 수명이 현저하게 짧아지는 것으로 알려져 있다. 본 연구에서는 용액온도 $25^{\circ}C$의 $40wt.\%$ KOH 전해질에 $Ca(OH)_2$, Citrate, Tartrate 및 Gluconate 등의 첨가제를 첨가하고 그리고 $Pb_3O_4\;5wt\%$를 아연 전극에 혼합하였을 때 아연 전극의 전기화학적 거동에 미치는 Pb,04와 첨가제의 효과를 동전위 분극 곡선, 순환전위전해분석법, 가속수명시험 및 SEM사진 분석을 통하여 고찰하였다. $Pb_3O_4$의 첨가는 아연 전극의 부식 속도를 확실히 감소시키는 효과가 있었으며 그리고 $Pb_3O_4$의 첨가에 의한 아연 전극의 부식 전위는 순수아연 전극에 비하여 다소 높았으나 개로 전압에는 거의 영향이 없었다. 그리고 4가지 종류의 첨가제는 내식성과 가속 수명시험시의 사이클 수명을 향상시키는 데 중요한 역할을 하고 있는 것으로 확인되었다. 더욱이 Tartrate 첨가는 4가지 종류의 첨가제 중에서 상대적으로 충방전 특성을 개선할 뿐 아니라 양호한 내식성 효과가 확인되었다.

• 전자공학회논문지
• /
• 제54권6호
• /
• pp.30-39
• /
• 2017

본 논문은 디지털영역에서의 평균화 기법을 이용한 cyclic ADC의 디지털 보정기법을 제안한다. 제안하는 보정기법은 1.5비트 MDAC의 커패시터 부정합으로 인해 발생하는 ADC의 비선형성을 보정한다. 부정합을 지니는 커패시터로 이루어진 1.5비트 MDAC은 이상적인 1.5비트 MDAC의 레지듀 플롯(residue plot)에 대해 대칭적인 레지듀 플롯을 지닌다. 커패시터 부정합을 지니는 1.5비트 MDAC의 고유한 레지듀 플롯은 대칭적인 아날로그-디지털 전달함수로 반영된다. 이상적인 아날로그-디지털 전달함수에 대해 대칭적인 두 아날로그-디지털 전달함수를 평균화함으로써, 비선형성이 보정된 아날로그-디지털 전달함수를 얻을 수 있다. 해당 아날로그-디지털 전달함수 평균화의 구현을 위해, 본 논문의 12비트 cyclic ADC는 1.5비트 MDAC의 동작 모드를 2개로 정의한다. 해당 cyclic ADC는 MDAC을 첫 번째 동작모드로 동작시킴으로써, 비선형성을 지니는 12.5비트 출력 코드를 획득한다. 샘플링 된 동일한 입력 아날로그 전압에 대해, MDAC을 두 번째 동작모드로 동작시킴으로써, cyclic ADC는 비선형성을 지니는 또 다른 12.5비트 출력 코드를 획득한다. 각 MDAC의 동작모드에 의해 발생하는 아날로그-디지털 전달함수는 이상적인 아날로그-디지털 전달함수에 대해 대칭적이기 때문에, 앞서 획득한 두 개의 비선형성을 지니는 12.5비트를 평균화함으로써, 비선형성이 보정된 최종 12비트 출력 코드를 획득할 수 있다. 제안하는 디지털 보정기법과 12비트 cyclic ADC는 $0.18-{\mu}m$ CMOS 공정을 이용하여 full-custom 형식으로 구현되었다. 측정된 SNDR(ENOB)와 SFDR은 각각 65.3dB(10.6비트 ENOB)와 71.7dB이다. 측정된 INL과 DNL은 각각 -0.30/+0.33LSB와 -0.63/+0.56LSB이다.

• 감성과학
• /
• 제18권4호
• /
• pp.25-34
• /
• 2015

본 연구에서는 전도성 직물을 기반으로 동작 센서로 구현하여 팔의 굽힘, 폄 동작에 따른 센서의 전기저항의 변화를 측정, 분석함으로써 관절 동작을 효과적으로 측정 할 수 있는 직물 센서의 요건을 탐색하였다. 이를 위해 두 가지 편직물인 'L'직물과 'W'직물 양면에 Single Wall Carbon Nano-Tube(SWCNT) 코팅을 한 후 이를 다양한 형태로 후가공하여 직물 센서를 개발하고 암 밴드에 부착하였다. 직물 센서는 코팅용 바탕 직물의 종류(2가지), 센서의 부착 방법(2가지), 센서의 layer 수(2가지), 센서의 길이(3가지), 센서의 너비(2가지)의 총 48개로 구성되었다. Con-Trex MJ에 48개의 암 밴드를 입힌 인체 모형 팔을 대상으로 직물 동작 센서의 성능을 평가하였다. 인체 모형 팔에 입혀진 총 48개의 암 밴드 각각에 대해서 frequency: 0.5Hz, ROM: $20^{\circ}{\sim}120^{\circ}$ 에서 굽힘과 폄 동작을 반복하도록 조정하였고, 48개 각 사례 당 세 세트(set)씩 반복 측정한 전압값을 기록하였다. 전압값을 peak-to-peak voltage(Vp-p)의 base line의 균일성, 동일 세트 내 Vp-p의 균일성, 세 세트 간의 Vp-p의 균일성을 기준으로 평가하고 분석한 결과, SWCNT 코팅된 'L' 직물을 두 겹으로 구성하여 열고정 방식으로 부착한 $50{\times}5mm$, $50{\times}10mm$, $100{\times}10mm$ 크기의 직물 센서와, SWCNT 코팅된 'W' 직물을 두 겹으로 구성하고 열고정 방식으로 부착한 $50{\times}10mm$ 크기의 직물 센서가 전체 변화율 5%이내의 가장 균일하고 안정적인 신호값을 나타내었다. 이상의 연구 결과를 통해 SWCNT 코팅 소재를 다양한 형태로 가공해 직물 센서로 구현했을 때 인체의 사지 동작을 측정할 수 있는 센서로서 적합함을 확인하였고, 최적의 센서 형태를 규명하였다.