본 논문은 그리드 서비스 환경에서 효율적인 자원 관리를 위한 프레임워크를 개발한다. 자원 관리는 그리드 서비스의 핵심이며, 자원의 가변적 특성에 적응적으로 대처하기 위한 프레임워크인 GridRMF(Grid Resource Management Framework)를 모델링하고 개발한다. GridRMF는 그리드 자원의 참여 의도에 따라 계층적으로 관리한다. 계층적 자원 관리는 가상 조직 관리를 위한 VMS(Virtual organization Management System)와 메타데이타 관리를 위한 RMS(Resource Management System)로 관리 도메인을 구분한다. VMS는 최적 가상 조직 선택 전략에 의해 자원을 중개하며, LRM(Local Resource Manager) 자동 회복 전략에 의해 가상 조직의 결함에 대처한다. RMS는 자원 상태 모니터링 정보를 적응적 성능 기반 작업 할당 알고리즘에 적용하여 부하균등화와 결함에 대처한다.

대규모 무선 센서 네트워크의 설계 및 응용 개발을 위하여 소프트웨어 시뮬레이션이 널리 사용되고 있다. 그러한 시뮬레이션에서 네트워크의 동작과 실행시간 및 전력소모량을 가능한 한 정확히 예측하기 위해서는 시뮬레이션 정밀도가 높아야 한다. 그러나 정밀도가 높아질수록 시뮬레이션 시간은 길어지며, 센서노드의 수가 증가하면 그 시간이 더욱 길어진다. 본 연구에서는 대규모 무선 센서 네트워크 시뮬레이션에 걸리는 시간을 단축하기 위한 최적-동기식 병렬 이산-사건 시뮬레이션 방법을 제안한다. 이 방법에서는 네트워크로 연결된 여러 대의 컴퓨터들이 작업부하인 센서노드들을 분할하여 시뮬레이션 한다. 제안한 방법으로 구현한 시뮬레이터를 이용하여 실험한 결과에 따르면, 시뮬레이션 되는 센서노드의 수가 많은 경우에는 병렬 시뮬레이션에 참여하는 컴퓨터 수의 제곱에 접근하는 속도향상을 얻을 수 있다는 것을 확인하였다. 이 경우에 시뮬레이션 되는 센서노드의 수가 많아질수록 전체 시뮬레이션 시간에서 차지하는 병렬 시뮬레이션 오버헤드의 비율은 무시할 수 있을 정도로 작아지기 때문에, 컴퓨터의 수가 충분하다면 시뮬레이션 할 수 있는 센서노드의 수에는 한계가 없게 된다. 또한 LAN에 연결된 PC들을 그대로 사용하기 때문에, 병렬 시뮬레이션 환경을 저렴한 비용으로 쉽게 구축할 수 있다는 장점이 있다.

본 논문은 2D 가상 착의 시스템의 컬러 영상 분할 및 직물 텍스쳐 매핑에 관한 것이다. 제안된 시스템은 컬러 영상 분할에 의해 2D 의류 모델 영상으로부터 분할된 의류 형상 영역에, 명도 차분 맵에 기반하여 사용자가 선택한 새로운 직물 패턴을 가상적으로 착용시킬 수 있는 것이 특징이다. 제안된 시스템은 모델 의류의 색이나 명도에 상관없이, 선택된 의류 형상 영역의 음영 및 조명 특성을 유지하면서 직물 패턴이나 직물 색을 가상적으로 변경시킬 수 있다. 또한 각기 다른 스타일 혹은 전체적인 차림새를 위한 다양한 직물 패턴 조합을 신속하고 용이하게 시뮬레이션하고 비교 선택할 수 있다. 제안된 시스템은 다양한 디지털 환경에서 실시간 처리가 가능하고 비교적 자연스럽고 사실적인 가상 착의 스타일을 제공할 뿐만 아니라 수작업을 최소한으로 줄인 반자동화 처리가 가능하기 때문에 높은 실용성과 편리한 사용자 인터페이스를 제공할 수 있다. 제안된 시스템에 따르면, 실제 의복을 제작하지 않고도 직물 패턴 디자인이 의복의 외관에 미치는 영향을 시뮬레이션할 수 있으므로 직물 디자이너의 창작활동을 도와줄 수 있고, 또한 구매자의 의사결정을 지원해 B2B 또는 B2C 전자상거래 행위를 촉진할 수 있다.

동적인 커널의 업데이트는 복잡한 운영체제 커널의 빈번한 기능 개선 및 버그 수정을 동작 중인 커널의 중단없이 수행하는 것이다. 동적인 업데이트를 위해서는 주로 명령어 단위의 업데이트 기법이 사용되지만 어셈블리 언어 수준에서 개발 및 유지, 보수가 이루어지기 때문에 실제 커널에 적용하기 어렵다. 이런 문제점을 극복하기 위해 우리는 C 언어 수준에서 함수 단위로 동적인 커널 업데이트를 수행하는 시스템을 설계하고 리눅스에 구현하였다. 이 시스템은 업데이트 개발 환경을 커널의 개발 환경과 일치시킴으로써 업데이트의 개발과 수행을 편리하게 하여 실제 커널에의 활용 가능성을 증대시킨다. 우리는 이렇게 증대된 활용 가능성을 실제로 알아보기 위해 이 업데이트 시스템을 이용하여 EXT3 파일 시스템을 간단하게 업데이트하는 사례를 보였다.

본 논문에서는 FPGA 기반와 논리 회로를 에뮬레이션 하는 저비용 플랫폼인 LAPG-2의 구조 설계와 구현을 제안한다. 본 논문에서 제안한 에뮬레이션 플랫폼은 기존에 제안 LAPG(logic Analyzer and Pattern Generator)의 성능을 향상시키고, 더 많은 기능을 추가하였다. 따라서, LAPG-2는 기존 LAPG의 향상된 버전이라고 할 수 있다. 본 논문에서 제안한 LAPG-2는 크게 FPGA 기반 하드웨어 엔진과 에뮬레이션을 구동하고 결과를 모니터링 할 수 있는 소프트웨어 부분으로 구성된다. 호스트 컴퓨터와 FPGA 보드 사이의 양방향 직렬 통신 링크를 통한 새로운 통신 프로토콜을 제안함으로써 효과적인 상호 작용할 수 있는 검증 환경을 제공한다. 실험 결과, 본 논문에서 제안한 에뮬레이션 방법은 다른 방식들과 비교했을 때, $55%{\sim}99%$의 통신 오버헤드 절감 효과를 얻었다. 하드웨어 면적의 경우는, 간단한 회로보다 입출력 포트 수가 많은 복잡한 회로에서 보다 더 효율적이었다.