본 논문은 병렬 프로그램을 실행할 때 계산량이 작은 병렬 루프를 병렬로 실행하는 경우에 생기는 프로그램의 성능 저하를 피하기 위하여, 컴파일 시나 실행 시에 성능 예측 모델을 이용하여 병렬 루프의 성능을 예측한 다음 적응형 실행 기법을 이용하여 병렬 프로그램을 실행하는 방법을 소개한다. 성능예측 알고리즘과 적응형 실행 알고리즘은 컴파일러 전처리기에 구현이 되었으며, 이 전처리기는 병렬 루프가 실행되는 방식을 컴파일 시나 실행 시에 결정하는 코드를 원래의 병렬 프로그램에 삽입한다. Fortran77로 씌어진 다섯 개의 대표적인 과학 수치계산 병렬 벤치마크 프로그램을 32개의 프로세서로 구성된 분산 공유 메모리 병렬 컴퓨터(SGI Origin2000)에 실행하여 본 논문에서 제안한 방법의 성능 평가를 하였을 때, 제안한 기법을 적응한 경우가 32, 16, 8, 및 4개의 프로세서에서 원래의 병렬 프로그램 보다 각각 26%, 20%, 16%, 및 10% 빨리 실행되었다. 이중 한 프로그램은 원래 병렬 프로그램 보다 32개 프로세서에서 두 배 이상 빠르게 실행되었다.

본 논문에서는 분산 환경에서 TMO(Time-triggered Message-triggered Object) 기반의 객체그룹 모델을 구축하고, 본 모델을 적용한 분산 실시간 옹용 시뮬레이터를 개발하여 제공된 객체그룹 모델의 분산 실시간 서비스에 대한 수행성을 분석 및 평가한다. TMO는 실시간 특성을 자체적으로 갖는 실시간 서버객체이다. TMO 객체그룹의 정의는 네트워크상에 물리적으로 분산된 하나 또는 그 이상의 TMO들을 주어진 분산응용에 따라 논리적으로 재구성한 객체들의 집합이다. 이들 서버객채들의 그룹관리를 지원하기 위해, 제안한 TMO 기반의 객체그룹 모델은 임의의 객체그룹에 서버객체를 그를 구성원으로 등록/탈퇴 및 클라이언트로부터 서버객체의 접근권한의 추가/삭제 기능을 제공한다. 또한, 우리 모델은 단일뿐 아니라 중복 TMO들에 대한 적정객체 선정 및 동적바인딩 서비스를 지원하고, 실시간 객체인 TMO로부터 서비스를 요청하는 클라이언트들에 대한 실시간 스케줄링 서비스를 지원하도록 설계 및 구현되었다. 마지막으로, 본 모델을 적용하여 분산 실시간 응용의 한 예인 적기침입방어시스템(Defence System against Invading Enemy Planes, DSIEP) 시뮬레이터를 개발하고, 이로부터 TMO 기반의 객체그룹 모델이 제공할 수 있는 그룹 구성요소들에 대한 분산 서비스 정책들의 적응성과 실시간 서비스의 수행성을 분석하였다.

디스크의 구역분할기술(zoning technology)은 디스크의 저장용량과 평균 전송 대역폭을 증가시킴으로써, 디스크 서브시스템의 성능을 향상시켰다. 멀티미디어 시스템에서 구역분할 디스크의 성능을 충분히 이용하기 위하여 이중 버퍼링을 하는 SCAN 스케줄링을 사용한다. 하지만, 이 방식은 새로운 스트림의 요청 시에 지터(jitter)를 발생시키는 문제점이 있다. 본 논문에서는 이 문제를 해결하기 위한 선행버퍼링(pre-buffering) 기법을 제안한다. 선행 버퍼링은 디스크 서브시스템의 수학적 모델을 통하여 스트림의 개수에 따른 주기시간과 각 주기시간에 필요한 데이타 양, 그리고 새로운 스트림 요청 시에 발생하는 데이타의 부족분을 예측하고, 예상되는 데이타의 부족분을 각 스트림의 서비스 전에 미리 버퍼링함으로써, 지터를 방지한다. 선행 버퍼링 기법은 멀티미디어 서버에 적용되어 사용자에게 지터 없는 고품질의 서비스를 제공하는 데 기여할 수 있다.

In order to solve the well-known drawback of reduced flexibility that is associate with ASIC implementations, this paper proposes a novel arithmetic unit over GF(2$^{m}$ ) for field programmable gate arrays (FPGAs) implementations of elliptic curve cryptographic processor. The proposed arithmetic unit is based on the binary extended GCD algorithm and the MSB-first multiplication scheme, and designed as systolic architecture to remove global signals broadcasting. The proposed architecture can perform both division and multiplication in GF(2$^{m}$ ). In other word, when input data come in continuously, it produces division results at a rate of one per m clock cycles after an initial delay of 5m-2 in division mode and multiplication results at a rate of one per m clock cycles after an initial delay of 3m in multiplication mode respectively. Analysis shows that while previously proposed dividers have area complexity of Ο(m$^2$) or Ο(mㆍ(log$_2$$^{m}$ )), the Proposed architecture has area complexity of Ο(m), In addition, the proposed architecture has significantly less computational delay time compared with the divider which has area complexity of Ο(mㆍ(log$_2$$^{m}$ )). FPGA implementation results of the proposed arithmetic unit, in which Altera's EP2A70F1508C-7 was used as the target device, show that it ran at maximum 121MHz and utilized 52% of the chip area in GF(2$^{571}$ ). Therefore, when elliptic curve cryptographic processor is implemented on FPGAs, the proposed arithmetic unit is well suited for both division and multiplication circuit.

권한 위임은 군대, 기업, 은행 등의 계층 그룹에서 자연스럽게 발생할 수 있다. 대리서명 (proxy signature)은 서명 권한을 위임받은 대리서명자가 원 서명자를 대신하여 유효한 전자서명을 생성하고 검증할 수 있는 전자서명 프로토콜이다. 계층 구조를 갖는 B2B 전자 거래 및 전자서명의 활용 범위가 다양화됨에 따라 이를 반영하는 보다 안전한 대리서명이 요구된다. 본 논문에서는 계층 그룹에서 반복적 권한 위임을 허용함으로써 대리서명자들이 동적으로 구성될 수 있는 새로운 멀티 대리서명 프로토콜을 제안한다. 한 명의 대리서명자가 아닌 복수의 대리서명자가 모여야만 원 서명자를 대신해 하나의 유효한 대리서명을 생성할 수 있게 함으로써, 보다 강화된 안전성을 제공한다 대리서명 생성을 위한 권한 위임은 비밀분산법과 Diffie-Hellman 문제에 의해 생성된 위임티켓을 통해, 계층 구조의 상위 계층에서 하위 계층으로 이루어진다. 위임받은 대리서명자 중에서 대리서명에 참여할 수 없는 대리서명자는 다시 자신의 하위 계층의 참가자들에게 개별 위임을 수행함으로써, 대리서명 권한이 반복적으로 위임될 수 있고, 이에 따라 대리서명자 그룹이 동적으로 구성된다.

NUMA 시스템은 원격의 메모리에 반복적으로 접근하는 오버헤드를 피하기 위해 지역 노드내에 원격 캐시를 둔다. 이러한 원격 캐시를 사용하여 원격 메모리로의 접근 지연 시간을 감소시키고 네트워크 상의 트래픽 양을 줄이지 못한다면 다중 프로세서 시스템의 성능 저하는 명백하다. 성능 상의 여러 기준 중에서 메모리 시스템과 관련해서는 캐시 교체 정책에 관한 연구가 계속되었고, 그 중 다중 프로세서 시스템에서의 캐시 교체 정책에 관한 연구도 이어졌다. 본 논문에서는 캐시의 공유 상태에 기반을 둔 교체 정책을 제안한다. 소유권이 없는 캐시 라인을 먼저 교체하고, 이를 통해 소유권이 옮겨지는 오버헤드를 피하여 메모리 지연 시간을 줄인다. 또한 소유권이 없는 캐시 라인에 지나친 피해가 얼도록, “MRU를 사용한 소유권 유지 교체 정책(KOM)”과 “참조 비트를 사용한 소유권 유지 교체 정책(KORB)”를 제안하고, 이를 LRU, Pseudo LRU(PLRU)와 비교한다. KOM과 KORB는 PLRU에 비하여 수행 시간에서 25%, 13%씩 각각 향상을 보였다. 특히 KOM은 하드웨어 복잡도가 현저히 낮음에도 불구하고 LRU에 가까운 성능을 나타냈다.