본 논문에서는 마이크로 스트립 다중 전송 선로의 고속 디지털 펄스 신호에 대한 상호 결합 특성을 시간영역에서 해석하기 위해 FDTD법을 사용하였고, SPICE에 의한 결과 및 측정결과와 상호 비교하였다. 기존 SPICE에 의한 다중 전송 선로의 해석은 FDTD법에 비해 정확도가 저하되고, 손실 특성에 대한 해석을 할 수 없으므로, 본 논문에서는 FDTD법을 이용하여 무손실 및 손실을 고려한 다중 전송 선로의 디지털 전송 특성을 해석하고 누화 특성을 비교하여 나타냈다.

고주파에서 사용되는 능동소자들은 입력전력의 세기에 의하여 위상변화량이 달라지게 된다. 특히 증폭기에 사용되는 트랜지스터는 효율을 고려하여 포화영역 근처에서 사용하게 되면, 입력전력의 변화에 따른 위상 변화량이 크게 나타난다. 본 연구는 능동소자를 통과할 때 발생하는 위상변화량을 고정시키는 회로에 관한 것이다. 회로내의 임의의 가변 위상 벼노한기를 이용하여 위상을 변화시킬 시, 입력부에서 커플링 한 기준신호의 위상과 출력부의 비교신호의 위상을 비교하여 회로내의 또 다른 자동 위상 변환기를 동작하여 자동적으로 고정된 위상 변화량을 가진 신호가 출력되는 회로를 제작하였다. 약 10dB 동작 범위에서 위상이 고정됨과 2개 이상의 신호 입력과 FM 신호 입력시에도 전체회로를 통한 위상 변화량이 측정되고 또한 고정될 수 있음을 확인하였다. 실험주파수는 1960 MHz이고, 실험 기판은 두께가 31mil이고 비유전율 3.2인 테플론을 이용하였다.

저위상 변화 감쇄기를 이용한 RF 자동 이등 조정 증폭기 설계 방법을 제시하였다. RF 자동 이등 조정 증폭기를 사용함으로써, 증폭기의 출력 레벨을 일정하게 유지할 수 있으며 그 오차는 0.1dB 이하로 하였다. 이러한 장점 외에도, 임의의 RF 입력전력에 대하여 증폭기의 이득을 고정할 수도 있다. 만약 일정한 이득이 얻어진다면 원하는 혼변조 왜곡(IMD: Inter-modulation Distortion)을 얻는데 좀 더 신뢰성 있는 증폭기를 만들 수 있다.

H-분극된 평면파가 입사되는 완전도체쇄기에 대해 급수형태의 정확한 경계면 전자파를 파수영억역에서의 쌍적분 방정식에 대힙하여 해석적으로 적분함으로써 검근해를 유도하였다. 가상공간에서 적분 결과가 0이 되는 것을 보임으로써 적분 과정의 타당성을 보였다. 완전도체쇄기의 점근해 유도과정에 쌍적분 방정식을 이동함으로써 얻은 잇점에 대해 살펴보았다.

La 농도에 따른 PLT 박막을 sol-gel법으로 제작하여, La 농도가 PLT 박막의 전기적 특성에 미치는 영양을 조사하였다. La 농도가 5 mol%에서 28 mol%로 증가함에 따라 10KHz의 주파수에서 비유전률은 428에서 761로 증가하였고 유전손실은 0.063에서 0.024로 감소하였으며, 누설전류밀도는 150kV/cm의 전기장에서 6.96${\mu}A/cm^2$에서 0.79${\mu}A/cm^2$으로 감소하는 추세를 보였다. La 농도에 따른 PLT 박막의 이력곡선을 측정한 결과, La의 농도가 5mol%에서 28mol%로 증가함에 따라 잔류분극은 9.55${\mu}C/cm^2$ 에서 1.10${\mu}C/cm^2$ 으로 항전계는 46.4kV/cm에서 13.7kV/cm로 감소하였다. La 농도를 5 mol%에서 28 mol% 까지 변화시킨 PLT 박막에 대한 피로특성을 조사한 결과, La 농도가 증가할수록 피로특성이 현저히 개선됨을 알 수 있었다. 특히, La 농도가 28mol%인 PLT 박막의 경우, 상유전상을 가지며 5V에서 전하축적밀도와 누설전류밀도는 각각 134fC/${\mu}cm^2$과 1.01${\mu}A/cm^2$ 이었으며, La 농도가 10mol%인 PLT 박막은 6.96${\mu}C/cm^2$의 잔류분극과 40.2kV/cm의 항전계를 가졌다. 또한 ${\pm}5V$ 의 사각펄스를 $10^9$회 가한 후에도 잔류분극의 값이 약 20% 감소하는 비교적 우수한 특성을 나타내었다. 결론적으로, La이 10mol% 와 28mol% 첨가된 PLT 박막은 각각 NVFRAM과 차세대 DRAM 용 캐패시터 절연막으로 사용될 수 있는 매우 유망한 재료라 생각할 수 있다.

본 논문에서는 0.25${\mu}m$ T형 게이트 P-HEMT의 제작 및 특성 평가를 하였고, 제작된 P-HEMT를 X-밴드용 3단 MMIC 저잡음 증폭기 설계에 응용하였다.제작된 P-HEMT의 DC 특성은 최대 외인정 전달 컨덕턴스가 400mS/mm이고, 최대 드레인 전류는 400mA/mm이었다. RF 및 잡음 특성은 전류 이등 차단 주파수($f_T$)가 65GHz이고, 주파수 9GHz에서 최소 잡음 지수는 0.7dB, 관련 이득은 14.8dB이었다. 이때의 바이어스 조건은 Vds가 2V이고, Ids는 60%Idss이었다. 저잡음 증폭기 설계에 있어서, 회로 Topology는 인덕턴스 직렬 궤환(Series Feedback)으로 쇼토 스터브(Short Stub)를 사용하였다. 이때 최적의 쇼트 스터브 길이를 찾기 위해, 직렬 궤환에 의한 잡음 지수와 이득 특성, 그리고 안정성에 대한 영향을 조사하였다. 설계된 회로의 특성은 주파수 8.9-9.5GHz에서 이득이 33dB이상, 잡음 지수가 1.2dB이하, 그리고 입출력 반사 계수가 각각 15dB와 14dB이하로 우수한 성능을 보였다. 따라서 제작된 소자가 고이득 X-밴드용 저잡음 증록기에 매우 적합한 소자임을 확인할 수 있었다.

반도체 칩의 집적도가 급격히 향상됨에 따라 칩의 I/O 수가 증ㅇ가하여 패키지의 크기가 커질 뿐 아니라 칩 자체의 가격보다 패키지의 가격이 높아지고 있는 실정이다. 따라서 집적도의 증가에 의한 I/O 수으이 증가를 억제할 수있는 방법이 요구되고 있다. 본 논문에서는 CTR(Constant-Transition-Rate) 코드 심벌 펄스의 상승 예지와 하강 예지의 위치에 따라 각각 2비트 씩의 디지털 데이터를 엔코딩함으로써 I/O 핀 수를 50% 감소 시킬 수 있는 I/O 인터페이스 회로를 제안한다. 제안한 CTR 코드의 한 심벌은 4비트 데이터를 포함하고 있어 기존의 인터페이스 회로와 비교하여 심벌 속도가 절반으로 감소되고, 엔코딩 신호의 단위 시간당 천이 수가 일정하며, 천이 위치가 넓게 분산되어 동시 스위칭 잡음(Simultaneous Switehing Noise, SSN)이 작아진다. 채널 엔코더는 논리 회로만으로 구현하고, 채널 디코더는 오버샘플링(oversampling) 기법을 이용하여 신호를 복원하는 입출력 회로를 설계하였다. 설계한 회로는 0.6${\mu}m$ CMOS SPICE 파라미터를 이용하여 시뮬레이션함으로써 동작을 검증하였으며, 동작 속도는 200 Mbps/pin 이상이 됨을 확인 하였다. 제안한 방식을 Altera사의 FPGA를 이용하여 구성하였으며, 구성한 회로는 핀 당 22.5 Mbps로 데이터를 전송함을 실험적으로 검증하였다.

유리기판 위에 다결정 실리콘 박막 트랜지스터(Thin Film Transistor, TFT)를 형성하기 위해서 램프 Scanning 열처리 장치를 개발하였다. 선형 램프를 Scanning 함으로써 대면적 유리기판에의 적용 가능성을 높였으며 TFT의 채널 부분은 금속 유도 측면 결정화 방법에 의해 결정화 시켰다. 할로겐 램프에 의한 빛은 투명 유리기판은 가열시키지 않고 ,island 행태의 실리콘 박막만을 가열시킬 수 있었다. 실리콘 산화막으로 이루어진 Capping layer를 적용하였고 이때의 성장 속도는 Capping layer가 없는 경우보다 35배 정도로 빠른 MILC 성장 속도를 나타내었다. 할로겐 램프를 약 1.4mm/sec의 속도록 Scanning한 경우 유리기판의 손상 없이 18-27${\mu}m/scan$ 정도의 결정화를 나타내었다. 이와 같이 제작된 다결정 실리콘 박막으로 제작된 TFT는 전자이동도 130$cm^2/V{\cdot}sec$의 우수한 특성을 나타내었다.

본 논문에서는 저전력/고속 디지털 FIR 필터를 위한 새로운 파이프라인 구조를 제안한다. 제안된 파이프 라인 구조는 입력 데이터와 계수간 곱셈의 일부를 입력 지연단에서 수행하도록 하는 리타이밍 기법을 사용하여 속도를 향상시켰으며 공급전압을 낮추는 방법을 병행하여 전력을 감소시켰다. 제안된 파이프라인 구조를 적용하여 PRML 디스크 드라이브용 8 탭 FIR 필터를 설계하고 0.8${\mu}m$ CMOS 공정을 이용하여 제작하였다. 실험결과 설계된 FIR 필터는 3.3.V에서 최대 192 MHz까지 동작하였으며 이 때 1.22 mW/MHz의 전력을 소모하였다. 결과적으로 제안된 구조의 FIR 필터는 기존의 구조에 비해 약 16%의 속도가 향상되었으며 같은 데이터 처리능력을 가질 때 약 23%의 전력 감소 효과를 갖는다.

본 논문에서는 3차원의 연산을 위한 효율적인 3차원 광전파법을 제안하였다. 이는 기존의 2차원 구조에 많이 사용되었던 DuFort-Frankel법을 3차원으로 확장한 것으로서, 이 방법을 이용함으로써 광전파방법에서의 행렬연산의 횟수를 반으로 줄이여, 수치해석에 소요되는 시간을 최대 50%이상 감소시킬 수 있었다. 제안된 광전파법은 모드결합이론에 적용되었으며, 매우 정확한 결과를 얻었다.

알파 입자의 입사에 의하여 생성된 전하중 접합으로 수집되는 전하량을 예측할 수 있는 통합 모델을 개발하였다. 이 모델은 funneling과 diffusion에 의한 전하 수집 현상을 모두 고려함으로써 접합 면적, 접합 전압 알파 입자의 입사 에너지, 입사 각도, 입사점의 위치, 그리고 접합간 격리에 사용되는 트랜치 산화막 깊이의 변화에 따른 수집전하량의 변화를 정확하게 예측할 수 있다.

본 논문에서는 반응로 안에서 쌍극성 확산장의 거리 확장에 따르는 앞덮개(Presheath)영역에서의 효과를 고려하고, 앞덮개 영역 내에서 이온과 중성자간의 충돌을 고려한 입사각 분포에 따른 에너지 플럭스를 계산하였다. 이론의 각분포 현상과 에너지 플럭스 분포를 이온의 온도와 함께 앞덮개 효과를 고려된 새로운 근사 해석적 모델을 제시한다. 실제 식각 공정에 대한 실험결과 충돌이 없는 덮개에서도 이온의 입사각이 산란되는 현상이 나타난다. 이 현상은 이온의 앞덮개지역을 통과하면서 쌍극성 확산장(ambipolar diffusion field)에 의해 운동에너지를 얻게 되는데, 이때 얻어진 운동에너지가 가스 분자 충돌에 의해 변화는 효과 때문이라고 볼 수 있다. 제안된 근사적 해석모델을 이용하여 트렌치에서의 중착 형상을 모의실험 하였다.

SOI MOSFET에서 바디 전압을 안정시키기 위하여 바디 저항과 콘택 소모면적을 줄이면서도 SOI 고유의 장점을 그대로 유지시키는 IBC(Island Body Contact) 구조를 창안하였다. 이 구조는 여러 MOSFEET 들의 바디를 서로 연결하여 같이 콘택을 형성함으로써 면적의 증가 없이 훌륭한 바디 콘택효과를 갖게 된다. VLSI 소자로서의 그 가능성을 소자 시뮬레이션과 제작된 소자와 회로의 측정실험을 통하여 확인하였다.