

論文99-36D-1-3

저위상 변화 감쇄기를 이용한 RF 자동 이득 조정 증폭기 설계

(The Design of a RF Automatic Gain Control Amplifier with Low Phase Shift Attenuator)

朴 雄熙 * , 張 益洙 ** , 許 峻源 * , 姜 仁鎬 ***

(Ung Hee Park, Ik Soo Chang, Jun Won Huh, and In Ho Kang)

요 약

저위상 변화 감쇄기를 이용한 RF 자동 이득 조정 증폭기 설계 방법을 제시하였다. RF 자동 이득 조정 증폭기를 사용함으로써, 증폭기의 출력레벨을 일정하게 유지할 수 있으며 그 오차는 0.1dB 이하로 하였다. 이러한 장점 외에도, 임의의 RF 입력전력에 대하여 증폭기의 이득을 고정할 수도 있다. 만약 일정한 이득이 얻어진다면 원하는 혼변조 왜곡(IMD: Inter-modulation Distortion)을 얻는데 좀 더 신뢰성 있는 증폭기를 만들 수 있다.

Abstract

A new design of RF automatic gain control amplifier with low phase shift attenuator is proposed. By using the RF AGC amplifier, the output level of amplifier becomes to be constant. The error is 0.1dB. In addition, for arbitrary RF input power, it is possible to design the gain of amplifier to be fixed. If the constant gain is maintained, it is more reliable to make wanted IMD(Intermodulation distortion) characteristic amplifier.

I. 서 론

고출력 전력 증폭기^[1]가 포화영역에서 동작하게 되면 AM/AM과 AM/PM 변환특성에 의하여 원하는 신호에 왜곡을 주게 된다. 또한 온도가 높은 환경 또는 고출력 증폭기에서 생기는 열에 의한 온도 상승으로 인하여 증폭기의 위상과 이득은 동시에 왜곡될 수 있다. 인가되는 전력의 크기가 변화하거나 온도가 다른 여러 환경에서도 출력이 일정하게 되고, 또한 원하는 이득으로 일정하게 유지할 수 있다면 일반 RF

증폭기 회로 설계에 광범위하게 이용 가능하다.

대표적인 예로 본 논문 실험은 피드백어드 방식^[2]을 이용하는 선형화 증폭기에서 세기를 제어할 때 유용하게 사용할 수 있다. 피드백어드 방식의 선형화 증폭기는 고출력 증폭기를 통과할 때 발생하는 혼변조 신호만을 추출하여, 이를 고출력 증폭기의 출력부에 역 위상의 신호로 재결합시켜 혼변조 신호를 감쇄시키는 방식을 말한다. 고출력 증폭기 입력부에서 얻어낸 순수 입력신호와 고출력 증폭기 출력부에서 얻어낸 신호를 동일한 세기와 역 위상으로 결합하여 순수 신호 성분은 상쇄시키고, 혼변조 신호만 추출하게 된다. 이 때, 입력부에서 얻어낸 신호를 기준으로 하여 증폭기를 거친 출력 신호를 일정한 이득으로 유지시켜야 한다.

본 논문은 이러한 일정 이득을 요구하는 회로나, 고정된 출력전력을 요구하는 회로에 적용 가능하다.

* 學生會員, ** 正會員, 西江大學校 電子工學科
(Sogang University, Electronic Engineering)
*** 正會員, 韓國海洋大學校 電波工學科
(Korea Maritime University, Dept. of Radio Sciences & Engineering)
接受日字: 1998年8月1日, 定稿日: 1998年11月23日

II. 전체 회로 동작

그림 1은 본 논문 실험의 블록 다이어그램으로 입력신호를 두개의 경로로 분배하게 된다. 첫번째 경로는 주경로로 입력신호를 전력증폭기를 통하여 증폭시킨 후, 회로의 출력으로 이용한다. 두 번째 경로는 입력신호의 세기에 대한 정보를 얻기 위한 기준경로이다. 주경로의 전력증폭기 뒤의 감쇄기는 전체회로의 증폭량을 변화 시키는 역할을 하며, 전력증폭기 앞의 가변 감쇄기는 전력증폭기 뒤의 감쇄기에 의해 변화된 전체회로 증폭량 변화를 자동으로 보상 시키는 역할을 한다. 주경로의 전력증폭기 뒤에 있는 커플러는 출력신호를 커플링하여 출력신호의 세기를 측정하는 데 이용한다. 커플러와 RF 스위치 사이의 감쇄기는 신호의 입력부터 검출기까지 서로 다른 경로로 오는 주경로의 신호와 기준 경로의 신호가 동일한 세기가 되게 하기 위한 것이다. 흡수형 형태의 RF 스위치는 주경로의 신호와 기준경로의 신호를 주기적으로 검출기에 입력시키고, DC 스위치는 검출기에 의해 검출된 값을 DC 스위치에 의해 교대로 AGC의 두개의 입력단자에 입력시킨다. RF 스위치와 DC 스위치는 동일한 주기로 동작하여야 한다. RF 스위치를 통하여 기준경로의 신호를 검출기에 입력할 경우, 이 출력 값은 DC 스위치를 통하여 AGC의 기준 값으로 저장되어야 한다. RF 스위치를 통하여 주경로의 신호가 검출기에 입력할 경우, 이 출력 값은 DC 스위치를 통하여 AGC의 비교 값으로 저장되어야 한다. RF 스위치와 DC 스위치의 주기가 다르면 기준경로와 주경로의 신호의 검출기 출력 값이 AGC에 저장 시 서로 섞이게 되므로 AGC에서 원하는 동작을 못하게 된다. 주기는 RF 스위치와 DC 스위치의 동작속도와 AGC회로 입력부의 저항과 캐패시터를 이용한 래치(Latch) 회로의 저장 시간 등을 고려하여 결정하게 되는 데, 본 실험에서는 10KHz의 주기로 RF 스위치와 DC 스위치를 동작시켰다. AGC의 입력은 기준경로의 세기에 해당되는 전압값을 저장하는 기준 값 단자와 주경로의 세기에 해당되는 전압 값을 저장하는 비교 값 단자로 구성된다. 두개의 입력단자에서는 래치 회로를 이용하여 주기적으로 입력되는 전압을 연속적인 전압으로 만들게 되는 데, AGC는 두 단자의 연속적인 전압 값을 비교하게 된다. 비교 값인 전력증폭기를 거친 신호의 전압 값이 기준 값 보다 작을 경우 전력증폭기 앞 단의 감쇄기

감쇄량을 작게 하는 방향으로 AGC 값을 동작시킨다. 반대로, 비교 값이 기준 값보다 클 경우는 감쇄량을 크게 하는 방향으로 AGC 값을 동작시키게 된다. 감쇄기를 조정하여 기준 값과 비교 값이 같게 될 경우 AGC 출력은 일정한 전압 값으로 고정되게 된다.




그림 1. RF 자동 이득 조정 증폭기 실험 회로도
Fig. 1. Exercise circuit of RF automatic gain control amplifier.

III. 저위상 변화 감쇄기

본 실험에서는 전력증폭기 앞, 뒤, 전력증폭기 출력신호를 커플링한 다음 부분에 감쇄기를 사용하였다. 전력증폭기 뒤의 감쇄기는 HP(Hewlett Packard)사 8494B인 계단형 가변 감쇄기로 전력증폭기를 포함한 전체 이득을 변화 시키기 위하여 사용하였고, 커플러와 RF 스위치 사이의 감쇄기는 주경로와 기준경로의 이득을 같게 하기위한 것으로 저항을 이용한 고정감쇄기로 제작하였다. 전력증폭기의 앞의 감쇄기는 저위상 변화기로 감쇄기의 감쇄량에 따른 위상 변화량이 적은 감쇄기를 이용하였다. 이는 전력증폭기를 포함한 전체회로의 증폭을 일정하게 유지하기 위해 가변 감쇄기를 동작시킬 때, 감쇄량에 따른 감쇄기의 위상 변화에 의하여 전체회로의 위상 변화량이 변화 되는 것을 억제하기 위한 것이다.

이러한 감쇄량에 따른 감쇄기의 위상변화를 작게 하기위해 Stewart Walker는 PIN 다이오드를 이용하여 투과형의 구조의 저위상 변화 감쇄기^[3]를 제안하였다. 그림 2는 Stewart Walker가 제안한 회로로, 직렬로 연결된 PIN 다이오드는 감쇄기로써 동작하며 병렬로 연결된 PIN 다이오드는 위상 변화 보상 회로이다. 그 동작 원리를 살펴보면, 우선PIN 다이오드의 진성 영역(Intrinsic layer)의 저항은 다음 식과 같은 특성을 갖고 있다.




그림 2. Stewart walker의 저위상 변화감쇄기
Fig. 2. Stewart walker's low phase shift attenuator.

$$R = \frac{W^2}{(2 \mu_{ap} \tau I_0)}$$

| | |
|--|-----|
| W : the width of i -layer μ_{ap} : ambipolar mobility τ : carrier lifetime I_0 : dc bias current | (1) |
|--|-----|

식 (1)에서 알 수 있듯이 그림2에 바이어스를 걸어주면 I_0 가 증가하여 $R_i=0$ 에 가깝게 된다. 이 때 감쇄량은 최소가 되며 병렬로 연결된 PIN 다이오드의 R_i 도 0Ω 이 된다. 따라서 A점은 단락이 되며 B점에서 병렬로 연결된 스터브는 단지 전기적 길이가 θ_2 인 단락스터브만을 감지하게 되므로 R_2 에 의한 감쇄는 없게 된다. 반대로 바이어스를 바꾸어 I_0 를 증가시켜 되면 R_i 의 값이 증가하여 이제는 B점에서 병렬로 연결된 스터브 회로가 전체회로에 영향을 주게 된다. 이때 $R_i=0\Omega$ 일 때 전체 시스템의 위상을 $\phi_{R_{i=0}}$ 이라 하고 $R_i=Max$ 일 경우의 위상을 $\phi_{R_{i=Max}}$ 라 할 때 θ_1 , θ_2 , θ_3 ,와 R_i 를 임의로 조정하여 $\phi_{R_{i=0}} = \phi_{R_{i=Max}}$ 가 되도록 할 수 있다면 시스템의 감쇄 특성이 바뀌어도 위상변화는 거의 없게 된다. 하지만 위의 회로는 출력 단의 반사계수인 S_{22} 가 좋지 않고 또한 실제적으로 감쇄량이 커지면 소자의 값의 변함에 의해 위상변화량이 상대적으로 크게 발생한다.

본 실험에서는 입력전력의 변화와 감쇄기의 감쇄량의 변화에 대한 위상변화가 적은 새로운 반사형 형태의 가변 감쇄기^[4]를 제작하였다. 그림 3과 같이 3dB 90도 위상차 전력 분배기를 사용하여 S_{11} 과 S_{22} 가 상대적으로 우수하다. 기본적인 동작은 PIN 다이오드에 전압을 인가하면, 전압에 의해 PIN 다이오드는 수 오옴(Ω)부터 수백 오옴(Ω)까지 변하게 된다. 50오옴

(Ω)선로의 신호는 수 오옴(Ω)에 대해서는 반사가 커져 입력신호를 거의 전부 반사 시키게 된다. PIN 다이오드의 값이 50 오옴(Ω)에 가까워져 갈수록 반사가 작아지게 되고, 50 오옴(Ω)이 되면 반사가 거의 없게 된다. 다시 PIN 다이오드의 값이 수백 오옴(Ω)으로 커지면 반사가 커져 입력신호 대부분을 출력하게 된다. PIN 다이오드 뒤의 개방 선로는 다이오드에서 단락으로 느껴지게 하기 위한 것과 감쇄에 따른 감쇄기의 위상변화량을 줄여주는 역할을 한다.




그림 3. 반사형 감쇄기
(a) 블록 다이어그램 (b) 스터브 등가회로

Fig. 3. Attenuator of reflection type.
(a) Block diagram (b) Equivalent circuit of stub




그림 4. 투과형과 반사형의 위상변화 비교
Fig. 4. Phase shift of Through type and Reflection type.

그림 4은 Stewart Walker가 제한한 감쇄기와 본 실험에서 사용한 감쇄기의 감쇄량에 따른 위상변화량이다. Stewart Walker가 제한한 감쇄기는 20dB 감쇄에 10도의 위상변화와 30dB 감쇄에 56도의 위상변화를 가졌으나, 본 실험에서 사용된 감쇄기는 30dB 감쇄까지 1도 범위의 위상변화밖에 없었다.

IV. 검출기

검출기는 RF 신호를 입력으로 하여, RF 신호의 세

기애에 따라 직류의 전압 값으로 출력하는 회로이다. 기준의 다이오드를 이용한 대부분의 검출기는 1-tone 입력 신호에 대해서는 입력신호의 전력에 대한 전압 값으로 출력하게 되나, Multi-tone의 신호가 입력되었을 경우는 입력신호의 평균전력으로 검출기의 전압 값이 출력되지 않고 입력신호의 PEP(Peak Envelop Power) 전력으로 검출기의 전압 값이 측정됨으로써 실제 입력신호 전력을 정확하게 측정 못하는 문제가 발생한다.

본 실험에서 사용한 검출기^[5]는 평균 전력 검출기이다. 그림 5의 회로도는 본 실험에서 사용한 검출기로 다음과 같은 동작을 한다. RF 전력이 다이오드를 통과할 때 식 (2), (3)에 의해 발생하는 전압에 의한 것이다. 검출기로 RF신호가 입력되면 180도의 위상차를 가지고 다이오드에 입력하게 된다. 180도의 위상차를 가진 입력전력은 다이오드에 의해 식 (2)와 (3)에 해당하는 전류 I_1 , I_2 가 발생한다.




그림 5. 검출기 회로도

Fig. 5. Detector circuit.

$$I_1 = I_0 \exp(KV_R/\sqrt{2}) = I_0 \left(1 + KV_R/\sqrt{2} + \frac{1}{2} (KV_R/\sqrt{2})^2 + \dots \right) \quad (2)$$

$$I_2 = I_0 \exp(-(KV_R/\sqrt{2})) = I_0 \left(1 - KV_R/\sqrt{2} + \frac{1}{2} (KV_R/\sqrt{2})^2 - \dots \right) \quad (3)$$

검출기의 출력 값 V_0 은 I_1 과 I_2 의 전류의 합에 의해 발생한다. I_1 과 I_2 의 흘수모드 항들은 서로 상쇄되고 상수 항 및 짹수모드 항들 신호만 합해지게 된다. 짹수모드 제곱 항에 있는 전압의 제곱 항 성분은 전압의 제곱성분 이므로 입력신호의 평균전력에 비례하는 값을 가지게 된다. 즉, 검출기의 출력 값은 상수 항에 입력신호의 평균전력에 해당되는 전압 값이 더해져 출력하게 된다. 표 1은 본 실험에서 사용한 평균 전력 검출기에 입력신호의 수와 주파수를 달리 입력시켰을

경우에 따른 검출전압을 기록한 것으로, 1960MHz 근처에서 같은 세기의 입력신호에 대해 검출기 값이 높은 것은 다이오드에 대한 정합회로에 의한 것이다. 비교적 입력 톤 수와 상관없이 평균전력에 대해 비슷한 전압 값이 발생함을 알 수 있다.

표 1. 입력전력에 대한 검출기 검출 전압(사용 다이오드: HP사의 HSCH-3486)

Table 1. Detecting voltage for input power.
(Diode: HSCH-3486 of HP)

| Detector | (주파수: 전압: V) MHz | | | | | | | |
|----------|---------------------|----------------|----------------|-----|-----------------------------------|---------------------|---------------------|--|
| | 1. Single Tone | | 2. Two Tone | | | | | |
| Pin | VDET (1930) | VDET (1960) | VDET (1990) | Pin | VDET (dBm/tone) (1930,1932) | VDET (1959,1961) | VDET (1988,1990) | |
| 10 | 1.766 | 1.833 | 1.75 | 7 | 1.673 | 1.719 | 1.624 | |
| 9 | 1.579 | 1.641 | 1.558 | 6 | 1.490 | 1.527 | 1.437 | |
| 8 | 1.404 | 1.463 | 1.388 | 5 | 1.321 | 1.354 | 1.271 | |
| 7 | 1.249 | 1.302 | 1.232 | 4 | 1.171 | 1.201 | 1.122 | |
| 6 | 1.112 | 1.156 | 1.080 | 3 | 1.039 | 1.086 | 0.992 | |
| 5 | 0.986 | 1.027 | 0.956 | 2 | 0.924 | 0.940 | 0.865 | |
| 4 | 0.876 | 0.910 | 0.844 | 1 | 0.819 | 0.832 | 0.764 | |
| 3 | 0.771 | 0.805 | 0.745 | 0 | 0.721 | 0.732 | 0.669 | |
| 2 | 0.680 | 0.711 | 0.655 | -1 | 0.632 | 0.640 | 0.584 | |
| 1 | 0.559 | 0.627 | 0.576 | -2 | 0.554 | 0.561 | 0.509 | |
| 0 | 0.533 | 0.558 | 0.506 | -3 | 0.487 | 0.492 | 0.444 | |
| -1 | 0.469 | 0.491 | 0.444 | -4 | 0.432 | 0.435 | 0.389 | |
| -2 | 0.411 | 0.432 | 0.388 | -5 | 0.381 | 0.385 | 0.341 | |
| -3 | 0.360 | 0.379 | 0.339 | -6 | 0.336 | 0.339 | 0.299 | |
| -4 | 0.314 | 0.332 | 0.296 | -7 | 0.298 | 0.300 | 0.263 | |
| -5 | 0.274 | 0.290 | 0.257 | -8 | 0.263 | 0.265 | 0.231 | |
| -6 | 0.238 | 0.251 | 0.220 | -9 | 0.233 | 0.234 | 0.203 | |
| -7 | 0.207 | 0.218 | 0.190 | -10 | 0.199 | 0.198 | 0.171 | |
| -8 | 0.179 | 0.189 | 0.164 | -11 | 0.171 | 0.171 | 0.146 | |
| -9 | 0.154 | 0.163 | 0.141 | -12 | 0.148 | 0.147 | 0.124 | |

V. 자동 이득 조정기(AGC: Automatic Gain Control)

본 논문 실험에서 사용한 AGC^[6]는 입력신호의 세기에 대한 전압 값과 출력신호의 세기에 대한 전압 값을 입력 받아, 출력신호 세기에 대한 전압 값이 입력신호 세기에 대한 전압 값보다 크면 AGC에서는 출력할 수 있는 최소의 전압 값을 출력하여 가변 감쇄기의 감쇄량을 증가 시킨다. 출력신호 세기에 대한 전압 값이 입력신호 세기에 대한 전압 값보다 작으면 AGC

에서는 출력할 수 있는 최대의 전압 값을 출력하여 가변 감쇄기의 감쇄량을 감소시킨다. 이렇게 하여 입력 신호의 세기와 출력신호의 세기가 같아지는 지점에서는 감쇄기의 감쇄량이 고정되어 있는 것처럼 동작하게 된다. 만약 입력신호 대신 일정 직류 전압 값을 AGC의 입력 값으로 제공하면 출력신호의 세기와 일정한 직류 전압 값의 비교가 되기 때문에 출력신호의 세기를 고정시킬 수 있는 회로로도 사용 가능하다.




그림 6. AGC 내의 OP-AMP 회로도
Fig. 6. OP-AMP circuit in AGC.

그림 6은 본 실험에서 사용한 AGC의 회로도로 수식적인 관계를 보면 다음과 같다. 첫번째 OP-AMP을 거친 출력 V_1 의 값은 $-V_{ref}$ 이고, ①①'에서 Thevenin 등가회로로 고치면 ①①'에서의 전압은 $V_{th}=(V_i - V_{ref})/2$ 가 된다. OP-AMP의 출력 임피던스를 0Ω 이라 하면 $R_{th}=R/2$ 가 되어 두 번째 OP-AMP의 출력 값 $V_2=4(V_{ref}-V_i)$ 가 된다. 세 번째 OP-AMP는 V_2 값이 역의 전압 값으로 적분 되어 값 V_3 는 다음과 같은 값을 가지게 된다.


$$V_3 = \frac{1}{RC} \int V_2 dt$$

최종출력 V_0 은 V_3 의 역의 전압 값으로 OP-AMP에서 발생 가능한 최소의 전압 값이나 최대의 전압 값이 출력된다. 그러나, 입력신호에 대한 검출기의 세기와 출력신호에 대한 검출기의 세기가 동일하게 되면 AGC의 출력전압은 일정 전압으로 고정되어 있는 것처럼 보이게 된다.


VI. 실험 결과

본 연구의 실험 주파수는 1930MHz부터 1990MHz 까지 60MHz 범위에서 실험하였다. 사용기판은 Taconic사의 Teflon기판(TLC-32)으로 비유전율은 3.2이며, 비유전체 두께는 0.7874mm이고 동판두께는 1/2 oz.이다. 주경로에서 사용된 전력증폭기는 Avantek 사의 AFT-2064-10F 증폭기로 이득 49dB, 1dB 압

축 점은 21dBm이다. 기준경로에서 사용한 선형증폭기는 Avantek사의 ATF-10736 FET를 이용하여 $V_g=-0.72V$, $V_{ds}=3.9V$, $I_{ds}=60mA$ 인 바이어스 조건에서 이득이 19dB, 1dB 압축 점이 15dBm인 증폭기를 설계하였다.



(a)



(b)

그림 7. 1-tone 입력시 최종 출력


(a) step attenuator=0dB (b) step attenuator=5dB

Fig. 7. Output power when input power is 1-tone.


(a) step attenuator=0dB (b) step attenuator=5dB

실험 측정은 그림 1의 회로도에서 주경로의 전력증폭기 뒷 단에 있는 계단형 가변 감쇄기로 전체회로의 증폭을 변화시킬 경우, 저위상 변화 가변 감쇄기가 전체회로의 증폭의 양을 일정하게 유지하기 위해 감쇄의 양을 조절하는지를 측정하였다. 이를 위하여 저위상 변화 가변 감쇄기에 7dB의 감쇄량을 초기에 주었다. 그림 7.(a)는 계단형 가변 감쇄기의 값이 0dB일 때의 전체 출력이고, 그림 7.(b)는 계단형 가변 감쇄기의 값이 5dB일 때의 전체 출력 값이다. 계단형 가변 감쇄기의 값이 0dB일 때에 저위상 변화 가변 감쇄기의 감쇄량이 7dB에서, 계단형 가변 감쇄기의 값이 5dB일

때에 저위상 변화 가변 감쇄기의 감쇄량이 2dB로 변하 되어 전체 출력 값이 서로 동일하게 됨을 알 수 있다. 그럼 8은 2-tone 신호 입력 시 결과이고, 그림 9는 FM 신호 입력시의 결과이다. 이는 입력신호의 수나 모양에 관계없이 세기제어가 가능함을 알 수 있다.



(a)




(b)

그림 8. 2-tone 입력시 최종 출력


- (a) step attenuator=0dB (b) step attenuator=5dB

Fig. 8. Output power when input power is 2-tone.

- (a) step attenuator=0dB (b) step attenuator=5dB



(a)



(b)

그림 9. FM 신호 입력시 최종 출력

- (a) step attenuator=0dB (b) step attenuator=5dB

Fig. 9. Output power when input power is FM signal.

- (a) step attenuator=0dB (b) step attenuator=5dB

그림 10은 본 실험에서 사용한 세기 비교 회로이다.



그림 10. 진폭 비교 회로

Fig. 10. Artwork of amplitude comparator.

VII. 결 론

본 연구 실험은 임의의 회로에서 주변 환경의 변화에 대해서 항상 일정한 출력을 내거나, 증폭기의 이득 특성이 일정하게 유지되도록 하는 RF 자동 이득 조정 증폭기를 설계하였다. 증폭기 앞 단의 가변 감쇄기의 감쇄량에 해당하는 만큼 세기제어가 가능함을 실험결과를 통하여 확인하였다.

전체회로의 세기제어에 따른 위상변화를 차게 하기 위하여 제작된 저위상변화 감쇄기는 Stewart walker 가 제안한 저위상변화 감쇄기보다 개선된 새로운 형태

의 감쇠기를 사용하였고, RF 전력을 측정하는 검출기는 두개의 다이오드를 180도 위상차를 가지고 동작시키는 방법으로 평균전력 검출기를 제작하였다. 또한, 회로의 안정적인 동작을 위해 RF 스위치와 DC 스위치를 이용하여 전체회로에 하나의 검출기를 사용하였다. 위의 회로를 이용하여 1-tone, 2-tone, FM 신호에 대해 0.1dB내에서 출력전력이 유지되는 것을 확인하였다. 본 실험결과로 보아 안정적인 출력전력을 요구하는 회로나 일정한 증폭을 요구하는 회로에서 사용하는 데 적당한 회로라 생각한다.

참 고 문 헌

- [1] Norm Dye, Helge Granberg, "Radio Frequency Transistors", Motorola, 1993.
- [2] H.Seidel, "A Microwave Feed-Forward Experiment", Bell System Technical Jour

nal, vol. 50, no. 9, pp. 2879-2916, Nov. 1971.

- [3] S.Walker, "A Low Phase Shift Attenuator", IEEE Trans. Microwave Theory Tech., vol. 42, pp. 182-185, Feb. 1994.
- [4] 강민수, 강원태, 장의수, "반사형 저위상 변화 감쇠기의 설계", 대한전자공학회지, 제34권 D 편 제9호, pp. 1-6. 1997년 9월
- [5] I.Bahl, "Microwave Solid State Circuit Design", John Wiley & Sons Inc., 1988.
- [6] D.L.Rodhe, "Communication Receiver", McGraw Hill. Pp.238-255, 1988l.
- [7] I.H.Kang, I.S.Chang, Y.C.Jeong, S.W.Yun, "The Design of Automatic Gain and Phase Controled Amplifier", Asia Pacific Microwave Conference, pp. 21-24, Oct. 1995.

저 자 소 개



朴 雄 熙(學生會員)

1969年 3月 3日生. 1994年 2月 서강 대학교 전자공학과 졸(학사). 1996年 2月 서강대학교 전자공학과 졸(석사). 1997年 2月 서강대학교 전자공학과(박사과정). 1996年 3月 ~ 1997 年 10月 KMW근무. 주관심분야는 초고주파 부품설계 및 회로설계



許 峻 源(學生會員)

1968年 11月 2日生. 1994年 2月 서 강대학교 전자공학과 졸(학사). 1996 年 2月 서강대학교 전자공학과 졸(석사). 1997年 2月 서강대학교 전자공학과(박사과정). 1996年 3月 ~ KMW근무. 주관심분야는 초고주파 회로설계 및 증폭기 설계

張 益 淳(正會員) 第31卷 A編 第5號 參照

姜 仁 鑄(正會員) 第34卷 D編 第12號 參照