• 대한전자공학회논문지TC
• /
• 제48권2호
• /
• pp.95-104
• /
• 2011

본 논문에서는 complementary 나선형 공진 구조와 인터디지털 구조 기반의 메타물질 전송 선로가 전압 제어 발진기의 위상 잡음을 줄이기 위해서 제안되었다. 이와 같은 메타물질 전송 선로는 접지 면에 식각된 complementary 나선형 공진 구조의 배열과 신호 면의 인터디지털 전송 선로를 적용하여 구현되었다. 신호 면의 인터디지털 전송 선로는 인터디지털 구조가 없는 일반적인 전송 선로보다 더 높은 공진 Q 특성을 얻기 위해서 사용되었다. 제안된 메타물질 전송 선로의 공진 특성과 Q 특성의 고유 포화 특성이 신호 면의 전송 선로의 폭, complementary 나선형 공진 구조의 크기, complementary 나선형 공진 구조 사이의 전류 방향, complementary 나선형 공진 구조의 단위 셀 쌍의 수를 변화시킴으로써, 그리고 인터디지털 구조의 유무에 의해서 분석되어졌다. 제안된 전압 제어 발진기의 위상 잡음과 주파수 조절 범위는 -127.50~-125.33 dBc/Hz @ 100 kHz와 5.744~5.852 GHz이다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.130-134
• /
• 2008

본 논문에서는 1/4-레이트 기법을 사용한 클록 데이터 복원회로를 제안하였다. 제안한 클록 데이터 복원회로를 사용함에 따라 VCO의 발진 주파수를 낮추므로 고속 동작에 유리하다. 제안된 클록 데이터 복원회로는 기존 클록 데이터 복원회로 보다 낮은 지터 특성과 넓은 풀인(pull-in) 범위를 갖는다. 제안된 클록 데이터 복원회로는 1/4-레이트 뱅-뱅 형태의 오버샘플링 위상 검출기, 1/4-레이트 주파수 검출기, 2개의 전하펌프 회로와 저역 통과 필터 그리고 링 VCO회로로 구성되어 있다. 제안된 클록 데이터 복원회로는 $0.18{\mu}m$ 1P6M CMOS 공정으로 설계되었고, 칩 면적과 전력 소모는 $1{\times}1mm^2$, 98 mW 이다.

• 한국통신학회논문지
• /
• 제32권1A호
• /
• pp.134-141
• /
• 2007

본 논문은 $0.18{\mu}m$ CMOS 공정으로 설계된 5.2GHz와 2.4GHz 이중 대역 무선 송수신기를 위한 주파수합성기를 제안한다. 2.4GHz 주파수는 스위치드 커패시터와 2분주기를 동작시켜서 발생시키고, 5.2GHz는 전압 제어 발진기의 출력 주파수로부터 직접 발생시키도록 설계하였다. 제안된 주파수합성기의 전체 전력소모는 25mW이며, 전압 제어 발진기의 전력소모는 3.6mW이다. 모의 실험된 주파수 합성기의 위상 잡음은 스위치드 커패시터 회로가 동작할 때, 200kHz 옵셋 주파수에서 -101.36dBc/Hz이고, 락킹 시간은 $4{\mu}s$이다.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.83-89
• /
• 2014

본 논문에서는 상호 교차결합 차동(complementary cross-coupled differential)구조를 기반으로 조절 주파수 범위가 넓은 광대역 Ku-band 전압 제어 발진기를 $0.18-{\mu}m$ CMOS 공정 기술을 바탕으로 설계 후 제작하여 주파수 조절 범위와 출력 스펙트럼, 위상잡음 등을 측정하여 분석하였다. PMOS와 NMOS가 캐스코드의 push-pull 구조로 연결되어 상호 교차된 차동발진기 구조에 주파수 제어용으로 MOS varactor를 사용한 본 전압 제어 발진기는 발진주파수 14.5GHz의 20%인 2.24GHz 의 매우 넓은 광대역의 주파수 제어를 달성하였음을 측정으로 확인하였다. 3.3V 전원으로부터 18mA의 DC 전류를 공급하였을 때 발진 출력전력은 -1.66dBm으로 측정되었으며, 5V 전원으로부터 47mA의 DC 전류를 공급하였을 때 발진 출력전력은 0.84dBm으로 측정되었다. 위상잡음은 100kHz offset 주파수에서 -74.5dBc/Hz로 측정되었다. 본 논문의 칩은 패드를 포함하여 $1.02mm{\times}0.66mm$의 면적을 갖는다.

• 한국통신학회논문지
• /
• 제26권10B호
• /
• pp.1464-1469
• /
• 2001

본 논문에서는 디지털 하이브리드 위상고정루프(Digital Hybrid Phase-Locked Loop, DHPLL) 주파수 합성기 구조에서 고 순도 스펙트럼과 초고속 스위칭 속도를 위한 설계기술을 제안한다. D/A 변환기 출력으로 전압제어발진기(Voltage Controlled Oscillator, VCO)를 구동하는 개 루프(open-loop) 구성 방식과 기존 위상고정루프(Phase Locked Loop, PLL)의 폐 루프(closed-loop) 구성 방식을 혼합한 하이브리드 구조의 주파수 합성기를 고려하여, 시스템 변수(개 루프 대역과 위상 여유)와 성능 파라미터(정착시간, 위상 잡음, 그리고 최대 오버슈트(Max. overshoot)의 관계를 연구하였다. 그리고 이 관계를 통해 스펙트럼 순도와 스위칭 속도를 향상시키기 위한 최적의 3가지 설계방안을 제시한다. 컴퓨터 시뮬레이션 결과, 주파수 스위칭 과정에서 발생하는 최대 오버슈트가 0.0991%이고 완전 정상상태 도달시간은 0.288msec이다. offset 주파수 10KHz에서 위상 잡음은 -128.15dBc이다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 하계학술대회 논문집 Vol.4 No.2
• /
• pp.861-863
• /
• 2003

In this work, the preparations and characteristics of capacitors and inductors for RF IC as a integrated devices are investigated. These kinds of capacitors and inductors can be applicable to the passive components utilized in voltage controlled oscillator(VCO), low noise amplifier(LAN), mixer and synthesizer for mobile telecommunication of radio frequency band(900 MHz to 2.2GHz), and in a library of monolithic microwave integrated circuit(MMIC). The results show that these inductors and capacitors array for RF IC may be applicable to the RF IC passive components for mobile telecommunication.

• ETRI Journal
• /
• 제35권2호
• /
• pp.218-225
• /
• 2013

The pull-out frequency of a second-order phase lock loop (PLL) is an important parameter that quantifies the loop's ability to stay frequency locked under abrupt changes in the reference input frequency. In most cases, this must be determined numerically or approximated using asymptotic techniques, both of which require special knowledge, skills, and tools. An approximating formula is derived analytically for computing the pull-out frequency for a second-order Type II PLL that employs a sinusoidal characteristic phase detector. The pull-out frequency of such PLLs can be easily approximated to satisfactory accuracy with this formula using a modern scientific calculator.

• 대한전자공학회논문지TC
• /
• 제44권11호
• /
• pp.60-66
• /
• 2007

본 논문에서는 마이크로스트립 사각 개방 루프 다중 Split Ring 공진기 (OLMSRR)를 이용하여 전압 제어 발진기의 위상 잡음 특성을 줄이기 위한 새로운 구조를 제안하였다. 이러한 특성 실현을 위하여 마이크로스트립 사각 개방 루프의 형태를 갖는 사각 형태의 다중 Split Ring 공진기 (MSRR)에 대하여 연구하였다. 일반적인 마이크로스트립 선로 공진기뿐만 아니라 위상 잡음 특성을 개선하기 위하여 제안된 마이크로스트립 사각 개방 루프 공진기와 마이크로스트립 사각 개방 루프 Split Ring 공진기 (OLSRR)와 비교할 경우에도 마이크로스트립 사각 개방 루프 다중 SRR는 더 큰 결합 계수를 갖으며, 이로 인하여 얻을 수 있는 더 높은 Q 값을 통하여 전압 제어 발진기의 위상 잡음을 줄 일 수 있다. 1.7 V의 공급 전력을 갖는 전압 제어 발진기는 주파수 조절 범위, $5.746\;{\sim}\;5.84\;GHz$에서 $-124.5\;{\sim}\;-122.0\;dBc/Hz$ @ 100 kHz의 위상 잡음 특성을 갖는다. 이 전압제어 발진기의 Figure Of Merit (FOM)은 동일한 주파수 조절 범위에서 $-203.96\;{\sim}\;-201.6\;dBc/Hz$ @ 100 kHz를 갖는다. 기본적인 마이크로스트립 선로 공진기, 마이크로스트립 사각 개방 루프 공진기, 마이크로스트립 사각 개방 루프 SRR를 이용한 전압 제어 발진기와 비교할 경우, 제안된 공진기를 이용한 전압 제어 발진기의 위상 잡음 특성은 각각 25.66 dB, 8.34 dB, 4.5 dB 개선되었다.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.63-70
• /
• 2014

본 논문에서는 낮은 분주비의 분주기를 갖는 위상고정루프에 주파수 체배기를 이용하여 잡음 특성을 개선한 위상고정루프 클럭 발생기를 제안하였다. 전압제어발진기에서 각 지연단의 지연 정도를 지연변화-전압 변환기를 이용하여 전압의 형태로 출력한다. 평균값 검출기를 이용하여 지연변화-전압 변환기 출력 전압의 평균값을 만들어 지연단의 위상 흔들림을 제어하는 전압으로 인가하여 지터를 줄일 수 있다. 제안된 클럭 발생기는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 시뮬레이션은 출력 신호의 peak-to-peak 지터값은 11.3 ps이었다.

• 대한전자공학회논문지TC
• /
• 제47권12호
• /
• pp.84-89
• /
• 2010

본 논문에서는 마이크로스트립 사각 개방 루프 이중 Split Ring 공진기를 이용하여 전압 제어 발진기의 위상 잡음 특성을 줄이기 위한 새로운 구조를 제안하였다. 이러한 특성 실현을 위하여 마이크로스트립 사각 개방 루프의 형태를 갖는 사각 형태의 이중 Split Ring 공진기에 대하여 연구하였다. 일반적인 마이크로스트립 선로 공진기뿐만 아니라 위상 잡음 특성을 개선하기 위하여 제안된 마이크로스트립 사각 개방 루프 공진기와 마이크로스트립 사각 개방 루프 Split Ring 공진기와 비교할 경우에도 마이크로스트립 사각 개방 루프 이중 SRR는 더 큰 결합 계수를 갖으며, 이로 인하여 얻을 수 있는 더 높은 Q 값을 통하여 전압 제어 발진기의 위상 잡음을 줄 일 수 있다. 1.7V의 공급 전력을 갖는 전압 제어 발진기는 주파수 조절 범위, 11.74~11.75 GHz에서 -123.2~-122.0 dBc/Hz @ 100 kHz의 위상 잡을 특성을 갖는다. 이 전압 제어 발진기의 Figure Of Merit (FOM)은 동일한 주파수 조절 범위에서 -214.8~-221.7 dBc/Hz @ 100 kHz를 갖는다. 기본적인 마이크로스트립 선로 공진기, 마이크로스트립 사각 개방 루프 공진기와 비교할 경우, 제안된 공진기를 이용한 전압 제어 발진기의 위상 잡음 특성은 각각 26 dB, 10 dB 개선되었다.