• 한국기계가공학회지
• /
• 제20권9호
• /
• pp.11-19
• /
• 2021

Linear variable differential transformer (LVDT) is a displacement sensor and is commonly used owing to its wide measurement range, excellent linearity, high sensitivity, and precision. To improve the output characteristics of LVDT, a few studies have been conducted to analyze the output using a theoretical method or a finite element method. However, the material properties of the core and the electromagnetic force acting on the core were not considered in the previous studies. In this study, a finite element analysis model was proposed considering the characteristics of the LVDT composed of coils, core, magnetic shell and electric circuit, and the core displacement. Using the proposed model, changes in sensitivity and linear region of LVDT according to changes in process and material parameters were analyzed. The outputs of the LVDT model were compared with those of the theoretical analysis, and then, the proposed analysis model was validated. When the electrical conductivity of the core was high and the relative magnetic permeability was low, the decrease in sensitivity was large. Additionally, an increase in the frequency of the power led to further decrease in sensitivity. The electromagnetic force applied on the core increased as the voltage increased, the frequency decreased, and the core displacement increased.

• 한국안전학회지
• /
• 제33권6호
• /
• pp.22-27
• /
• 2018

Fire fighters are exposed to the risk of many accidents during fire suppression, especially near the high voltage circuit. In order to prevent and analyze the electric shock accidents, measurement of water resistance is crucial. However, this has been one of the overlooked research areas and it has been very difficult to measure the mixed up resistance components separately. In this paper, we measured a total resistance of apparatus and regarded it as a serial resistance of contact resistance and length dependant resistance. Measuring the resistance by varying the length of water stream, the variable resistance and fixed contact resistance appear, which are used to calculate the both components of resistances. In addition, the resistance of fire hose can be calculated from the parallel circuit which is formed by grounding the fire hose with the resistance of water stream. Results show that we can successfully measure the resistance per unit length of water stream and fire hose, thereby proving that this method is a facile way to measure water and fire hose resistance. However, many experiments are still required to obtain the precise contact resistance of ground under various condition and the resistance between the human body and fire hose.

• 한국전자파학회논문지
• /
• 제18권5호
• /
• pp.478-485
• /
• 2007

본 논문에서는 분배 비율을 조절할 수 있는 1:N 비대칭 월킨슨 전력 분배기를 제안한다. 제안된 비대칭 전력분배기는 월킨슨 구조에 기인하고 있다. 제안한 분배기는 사각형 형태의 결함 접지 구조와 결함 접지 구조 안에 위치한 격리 패턴 구조, 그리고 바이어스 전압에 따라 캐패시턴스가 변하는 버랙터 다이오드를 지니고 있다. 결함 접지 구조를 지니는 마이크로스트립 전송 선로의 특성 임피던스는 버랙터 다이오드에 인가된 전압에 따라서 값이 변화하고, 이로 인하여 비대칭 전력 분배 비율도 변한다. 측정에서 얻은 비대칭 전력 분배 비율(N)은 $2.59{\sim}10.4$로써 매우 다양한 전력 분배 비율을 보여준다.

• 전력전자학회논문지
• /
• 제4권5호
• /
• pp.462-473
• /
• 1999

디지털 제어 방식으로 구동되는 모든 교류 전동기 벡터제어시스템의 근간을 이루는 전류 측정에 관한 문제를 다룬다. 일반적인 펄스폭 변조 방식 교류 전동기 구동 시스템에서 전동기 전류에 포함된 인버터 스위칭 노이즈를 없애기 위하여 저역 통과 필터를 사용하는데 이러한 필터는 필연적으로 측정된 신호의 시간 지연을 유발하게 된다. 따라서 샘플링한 전류값에는 기본파 성분 뿐만아니라 고조파 리플 성분이 포함된다. 본 논문에서는 3상 대칭 펄스폭 변조시 기준 전압 벡터의 위치에 다른 전류 샘플링 오차를 해석적으로 구하고 이러한 샘플링 오차를 최소화하기 위한 기법을 제안한다. 제안된 지연 보상 샘플링 기법을 사용하면 정상 상태 전류 측정 오차를 최소화할 수 있고 보다 정확한 토오크 제어가 가능하게 됨을 시뮬레이션과 실험을 통해 보였다.

• 대한전자공학회논문지SD
• /
• 제48권9호
• /
• pp.31-39
• /
• 2011

본 논문에서는 Carbon Nanotube(CNT) 센서 어레이를 위한 저 전력, 소 면적의 신호 검출 시스템을 제안한다. 제안된 시스템은 신호 검출회로, 디지털 제어기, UART I/O로 구성된다. 신호 검출회로는 VGA를 공유하는 64개의 transimpedance amplifier(TIA)와 11비트 해상도의 successive approximation register-ADC(SAR-ADC)를 사용하였다. TIA는 센서의 전압 바이어스 및 전류를 증폭하기 위한 active input current mirror(AICM)와 증폭된 전류를 전압으로 변환하는 저항 피드백 방식의 VGA(Variable Gain Amplifier)로 구성되어있다. 이러한 구조는 큰 면적과 많은 전력을 필요로 하는 VGA를 공유하기 때문에 다수의 센서 어레이에 대해 검출 속도의 저하 없이 저 전력, 소 면적으로 신호 검출이 가능하게 한다. SAR-ADC는 저 전력을 위하여 입력 전압 level에 따라 하위 bit의 동작을 생략하는 수정된 알고리즘을 사용하였다. ADC 및 센서의 선택은 UART Protocol 기반의 디지털 제어기에 의해 선택되며, ADC의 data는 UART I/O를 통해 컴퓨터와 같은 단말기를 통해 모니터링 할 수 있다. 신호 검출회로는 0.13${\mu}m$ CMOS 공정으로 설계되었으며 면적은 0.173 $mm^2$이며 640 sample/s의 속도에서 77.06${\mu}W$의 전력을 소모한다. 측정 결과 10nA - 10${\mu}A$의 전류 범위에서 5.3%의 선형성 오차를 가진다. 또한 UART I/O, 디지털 제어기는 0.18${\mu}m$ CMOS 공정을 이용하여 제작하였으며 총면적은 0.251 $mm^2$ 이다.

• 한국수소및신에너지학회논문집
• /
• 제27권1호
• /
• pp.114-120
• /
• 2016

This paper describes generating efficiency characteristics of the double acting Stirling engine/generator for domestic small-scale CHP (Combined Heat and Power) system. In small distributed generation applications, Stirling engine has competition from fuel cell, microturbine and etc. In order to be economical in the applications, a long life with minimum maintenance is generally required. Free piston Stirling engine (FPSE) has no crank and rotating parts to generate lateral forces and require lubrication. Double acting Stirling engine/generator has one displacer and two power piston which are supported by flexure springs. Two power pistons oscillate with symmetric displacement and are connected with moving magnet type linear generators for power generation from PV work. In experiments, 1 kW class double acting free piston Stirling engine/generator is fabricated and tested. Heat is supplied to hot end of engine by the combustion of natural gas and converted to electric power by linear generators which are assembled with power pistons. The electric parameters such as voltage, current and phase are measured with for variable flow rate of fuel gas. Especially, generating efficiency of FPSE is measured with three different measurement methods. Generating efficiency of the double acting Stirling engine/alternator is about 24%.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.1025-1030
• /
• 2018

제안하는 4차 델타-시그마 변조기는 1개의 연산증폭기를 시분할 기법을 이용하여 4차 델타시그마 변조기를 구현한 구조를 이용하여 설계하였다. KT/C 잡음의 영향을 줄이기 위하여 첫 번째와 두 번째로 재사용하는 적분기의 적분 커패시터 사이즈를 크게 설계하였으며, 세 번째와 네 번째로 재사용하는 적분기의 적분 커패시터 사이즈는 작게 설계하였다. 다른 커패시터 용량을 한 개의 연산증폭기가 로드하기 때문에 안정도 문제를 해결하기 위하여 연산증폭기 단을 가변 하는 방법을 이용하였다. 전력을 절감하기 위하여, 1단으로 연산증폭기가 동작할 때 사용되고 있지 않는 2단을 구성하고 있는 CS증폭기와, 그 출력단에 붙어있는 연속모드 공통모드피드백회로 의 전류원을 차단하는 방법을 이용함으로써, 아이디어 적용전과 비교하였을 때, 15%의 전력 절감 효과를 얻었다. 제안한 변조기는 TSMC 0.18um CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 305.55uW의 전력을 소모하였다. 256kHz의 샘플링 주파수, OSR 128, 1.024MHz의 클럭주파수, 250Hz 의 입력 싸인 파형을 공급하였을 때, 최대 SNDR은 66.3dB, 유효비트수는 10.6bits, DR은 83dB로 측정되었다. Fom(Walden)은 98.4pJ/step, Fom(Schreier)는 142.8dB 로 측정되었다.

• 전자공학회논문지
• /
• 제54권5호
• /
• pp.24-32
• /
• 2017

본 논문에서는 생체 신호 처리를 위한 12비트 이상의 고 해상도를 갖는 저 전력 CMOS 4차 델타-시그마 변조기를 설계하였다. 제안하는 4차 델타-시그마 변조기는 시간 분할 기법을 이용하여 회로를 시간에 따라 재구성해 4개의 연산증폭기가 필요한 회로를 1개의 연산증폭기만으로 구동 시켰다. 이를 통하여 일반적인 구조보다 전력소모를 75% 감소시킬 수 있다. 또한 kT/C 잡음과 칩 면적을 고려하여 변조기의 입력단과 출력 단의 커패시터들을 안정적으로 구동하기 위하여 적분기내 가변되는 증폭기를 설계하였다. 첫 번째와 두 번째 클럭 위상에서는 2단 연산 증폭기가 동작하고, 세 번째와 네 번째 위상에서는 1단 연산 증폭기가 동작한다. 이로 인하여 두 가지 위상 조건에서 연산증폭기의 위상여유가 60~90도 이내에 존재하게 하므로서 변조기의 안정성을 크게 향상시켰다. 제안한 변조기는 $0.18{\mu}m$ CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 $354{\mu}W$의 전력소모가 측정되었다. 256kHz의 동작주파수, 128배의 오버샘플링 비율 조건에서 250Hz의 입력 신호를 인가하였을 때, 최대 SNDR은 72.8dB, ENOB은 11.8 비트로 측정되었다. 또한 종합 성능 평가지수인 FOM(Walden)은 49.6pJ/step, FOM(Schreier)는 154.5dB로 측정되었다.