• 반도체디스플레이기술학회지
• /
• 제14권4호
• /
• pp.45-49
• /
• 2015

Using a combined CVD and ALD equipment system, multi-layer quantum well structures of $Al_2O_3/a-Si/Al_2O_3$ were fabricated on silicon Schottky junction devices and implemented to quantum well solar cells, in which the 1~1.5 nm thicknesses of the aluminum oxide films and the a-Si thin film layers were deposited at $300^{\circ}C$ and $450^{\circ}C$, respectively. Fabricated solar cell was operated by tunneling phenomena through the inserted quantum well structure being generated electrons on the silicon surface. Efficiency of the fabricated solar cell inserted with multi-quantum well of 41 layers has been increased by about 10 times that of the solar cell of pure Schottky junction solar cell.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.887-890
• /
• 2005

DGMOSFET는 CMOS 스케일링의 확장 및 단채널 효과를 보다 효과적으로 제어할 수 있는 유망란 소자이다. 특히 20nm이하의 도핑되지 않은 Si 채널에서 단채널 효과를 제어하는데 가장 효과적이다. 본 논문에서는 DGMOSFET의 해석학적 전송모델을 제시할 것이다. 단채널 효과를 해석학적으로 분석하기 위해 Subthreshold Swing(SS), 그리고 문턱전압 roll-off(${\Delta}V_{th}$) 등을 이용하였다. 여기서 제시된 모델은 이온방출효과와 source-drain 장벽을 통해 캐리어들의 양자 터널링을 포함하여 해석할 것이다. 여기서 제시된 모델은 gate길이, 채널두께, 게이트 산화막 두께 등을 설계하는데 이용할 것이다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 추계학술대회 논문집
• /
• pp.162-165
• /
• 2000

To investigate the effect of metal electrode in electroluminescent[EL] devices, we fabricated EL devices of ITO/P3HT/Al, ITO/P3HT/LiF/Al and ITO/P3HT/Mg:In structure. In current-voltage-light power characteristics, turn-on voltage of EL devices using LiF insulating layer and Mg:In(2.8V) metal electrode is lower than EL device using Al(4.2V). Besides the external quantum efficiency is improved also. The reason is related to carrier mobility and carrier injection, which would affect the hole-electron balance. In the device with Al electrode, holes injected from indium-tin-oxide[ITO] to poly(3-hexylthiophene)[P3HT] might reach the Al electrode without interacting with injected electrons, because the electron injection efficiency was very low for this electrode. Besides oxidation of the Al electrode is likely due to holes reaching the cathode without meeting injected electrons. Another possible reason for the higher EL efficiency may be the insulating layer playing the role of a tunneling barrier for holes to the Al electrode. In all EL devices, the orange-red light was clearly visible in a dark room. Maximum peak wavelength of EL spectrum emitted at 640nm in accordance with photon energy 1.9eV

• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.541-546
• /
• 2008

본 연구에서는 분석학적 모델을 이용하여 나노구조 이중게이트 MOSFET의 전도현상을 고찰하고자 한다. 분석학적 모델을 유도하기 위하여 포아슨방정식을 이용하였다. 전류전도에 영향을 미치는 전도메카니즘은 열방사전류와 터널링전류를 사용하였으며 본 연구의 모델이 타당하다는 것을 입증하기 위하여 서브문턱스윙값에 대하여 이차원 시뮬레이션 값과 비교하였다. 이중게이트 MOSFET의 구조적 파라미터인 게이트길이, 게이트 산화막 두께, 채널두께에 따라 전도중심의 변화와 전도중심이 서브문턱스윙에 미치는 영향을 고찰하였다. 또한 채널 도핑농도에 따른 전도중심의 변화를 고찰함으로써 이중게이트 MOSFET의 타당한 채널도핑농도를 결정하였다.

• 한국재료학회지
• /
• 제33권6호
• /
• pp.229-235
• /
• 2023

An all-perovskite oxide heterostructure composed of SrSnO₃/Nb-doped SrTiO₃ was fabricated using the pulsed laser deposition method. In-plane and out-of-plane structural characterization of the fabricated films were analyzed by x-ray diffraction with θ-2θ scans and φ scans. X-ray photoelectron spectroscopy measurement was performed to check the film's composition. The electrical transport characteristic of the heterostructure was determined by applying a pulsed dc bias across the interface. Unusual transport properties of the interface between the SrSnO₃ and Nb-doped SrTiO₃ were investigated at temperatures from 100 to 300 K. A diodelike rectifying behavior was observed in the temperature-dependent current-voltage (IV) measurements. The forward current showed the typical IV characteristics of p-n junctions or Schottky diodes, and were perfectly fitted using the thermionic emission model. Two regions with different transport mechanism were detected, and the boundary curve was expressed by ln I = -1.28V - 13. Under reverse bias, however, the temperature- dependent IV curves revealed an unusual increase in the reverse-bias current with decreasing temperature, indicating tunneling effects at the interface. The Poole-Frenkel emission was used to explain this electrical transport mechanism under the reverse voltages.

• 전기화학회지
• /
• 제5권3호
• /
• pp.111-116
• /
• 2002

묽은 불산용액에서 Si(111) 산화막 (SiOx) 표면을 전기화학적으로 에칭할 때 생성되는 Si(111)-H 표면변화를 전기화학적 주사터널링현미경을 사용하여 조사하였다. pH가 4.7인 0.2M $NH_4F$ 용액에서 순환전압전류곡선은 순환 횟수가 증가할수록 양극 암전류가 감소하였고 두 번 이상 순환한 시료의 암전류는 일정한 형태의 전압전류곡선을 나타냈다. 이때 표면은 모든 SiOx층이 벗겨져 수소말단화된 구조를 가졌으며, 그 이후 순환에서는 생성된 Si(111)-H 표면의 이중 수소결합이 없어지는 step-flow반응이 일어나, 표면이 단일수소결합을 가지는 [112]모서리의 안정한 삼각형 모양을 나타냈으며 또한 생성된 삼각형 흠의 깊이가 점차 깊어졌다. 일정전압법에서는 초기에 큰 양극 암전류 최고 값을 나타낸 후, 시간에 따라 양극 암전류가 감소하였다. 양극 암전류 최고 값 후. 표면의 모든 SiOx가 벗겨졌으며 이후 양극 암전류는 작은 값을 띠면 조금씩 더 낮아졌다. 이 낮아지는 양극 암전류 역시 이중수소 결합의 step-How반응에 안정한 단일수소결합의 [112]모서리 생성에 의해 나타난다. pH 4.7인 0.2M $NH_4F$용액중의 Si(111)-H표면에 +0.4V를 가할 때 진행되는 에칭반응의 메커니즘에 관해서 논하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.104-104
• /
• 2009

Critical dimensions has rapidly shrunk to increase the degree of integration and to reduce the power consumption. However, it is accompanied with several problems like direct tunneling through the gate insulator layer and the low conductivity characteristic of poly-silicon. To cover these faults, the study of new materials is urgently needed. Recently, high dielectric materials like $Al_2O_3$, $ZrO_2$ and $HfO_2$ are being studied for equivalent oxide thickness (EOT). However, poly-silicon gate is not compatible with high-k materials for gate-insulator. To integrate high-k gate dielectric materials in nano-scale devices, metal gate electrodes are expected to be used in the future. Currently, metal gate electrode materials like TiN, TaN, and WN are being widely studied for next-generation nano-scale devices. The TaN gate electrode for metal/high-k gate stack is compatible with high-k materials. According to this trend, the study about dry etching technology of the TaN film is needed. In this study, we investigated the etch mechanism of the TaN thin film in an inductively coupled plasma (ICP) system with $O_2/BCl_3/Ar$ gas chemistry. The etch rates and selectivities of TaN thin films were investigated in terms of the gas mixing ratio, the RF power, the DC-bias voltage, and the process pressure. The characteristics of the plasma were estimated using optical emission spectroscopy (OES). The surface reactions after etching were investigated using X-ray photoelectron spectroscopy (XPS) and auger electron spectroscopy (AES).

• 전자공학회논문지D
• /
• 제34D권12호
• /
• pp.89-100
• /
• 1997

This paper investigated a new type of low voltage threshold switch (LVTS). As distinguished from the many other types of electronic threshold switches, the LvTS is ; voltage controlled, occurs at low voltages ($V_{2}$ $O_{5}$lV devices. The average low threshold voltage < $V_{LVT}$>=218 mV (standard deviation =24mV~kT/q, where T=300K), and was independent of the device area (x100) and amorphous oxide occurred in an ~22.angs. thick interphase of the V/amorphous- $V_{2}$ $O_{5}$ contacts. At $V_{LVT}$ there was a transition from an initially low conductance (OFF) state into a succession of quantized states of higher conductance (ON). The OFF state was spatically homogeneous and dominated by tunneling into the interphase. The ON state conductances were consistent with the quantized conductances of ballistic transport through a one dimensional, quantum point contact. The temeprature dependence of $V_{LVT}$, and fit of the material parameters (dielectric function, barrier energy, conductivity) to the data, showed that transport in the OFF and ON states occurred in an interphase with the characteristics of, respectively, semiconducting and metallic V $O_{2}$. The experimental results suggest that the LVTS is likely to be observed in interphases produced by a critical event associated with an inelastic transfer of energy.rgy.y.rgy.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2010년도 춘계학술발표대회
• /
• pp.6.1-6.1
• /
• 2010

원자층 증착 기술 (Atomic Layer Deposition)은 기판 표면에서 한 원자층의 화학적 흡착 및 탈착을 이용한 nano-scale 박막 증착 기술이기 때문에, 표면 반응제어가 우수하며 박막의 물리적 성질의 재현성이 우수하고, 대면적에서도 균일한 두께의 박막 형성이 가능하며 우수한 계단 도포성을 확보 할 수 있다. 최근 ALD에 의한 박막증착 방법 중 플라즈마를 이용한 ALD 증착 방법에 대한 다양한 연구가 진행되고 있다. 플라즈마는 반응성이 좋은 이온과 라디컬을 생성하여 소스간 반응성을 좋게 하여, 소스 선택의 폭을 넓어지게 하고, 박막의 성질을 좋게 하며, 생산성을 높일 수 있는 장점이 있다. 그러나 플라즈마를 사용함으로써 플라즈마 내에 이온들이 가속되서 박막 증착 중에 기판 및 박막에 손상을 입혀 박막 특성을 열화 시킬 가능성이 있다. 따라서 플라즈마 발생 영역을 기판으로부터 멀리 떨어뜨린 원거리 플라즈마 원자층 공정이 개발 되었다. 이 기술은 플라즈마에서 생성된 ion이 기판이나 박막에 닫기 전에 전자와 재결합 되거나 공정 chamber에서 소멸하여 그 영향을 최소하고 반응성이 좋은 라디칼과의 반응만을 유도하여 향상된 막질을 얻을 수 있도록 하였다. 따라서 이 원거리 플라즈마 원자층 증착기술은 나노 테크놀러지 소자 개발하기 위한 나노 박막 기술에 있어서 그 활용이 점점 확대될 것이다. 그 적용으로써 리모트 플라즈마 원자층 증착 방법을 이용한 고유전 물질 개발이 있다. 반도체 소자의 고집적화 및 고속화가 요구됨에 따라 집적회로의 크기를 혁신적으로 축소하여 스위칭 속도(switching speed)를 증가시키고, 전력손실 (power dissipation)을 줄이려는 시도가 이루어지고 있다. 그 중 하나로 고유전율 절연막은 트렌지스터 소자의 스케일링 과정에 수반하여 커지는 게이트 누설 전류를 억제하기 위한 목적으로 도입되었다. 유전율이 크면 동일한 capacitance를 내는데 필요한 물리적인 두께를 늘릴 수 있어 전자의 tunneling을 억제할 수 있고 전력손실을 줄일 수 있기 때문이다. 이와 같은 고유전율 물질이 게이트 산화막으로 사용되기 위해서 높은 유전상수 열역학적 안정성, 낮은 계면 전하밀도, 낮은 EOT, 전극 물질과의 양립성 등의 특성이 요구되는데, 이에 따라 많은 유전물질에 대한 연구가 진행되었다. 기존 gata oxide를 대체하기 위한 가장 유력한 후보 재료로 주목 받고 있는 high-k 물질들로는 Al2O3, HfO2, ZrO2, La2O3 등이 있다. 본 발표에서는 ALD의 종류에 따른 기술을 소개하고 그 응용으로 고유전율 물질 개발 연구 (고유전율 산화물 박막의 증착, 고유전율 산화물의 열적 안정성 평가, Flatband 매카니즘 규명, 전기적 물리적 특성 분석)에 대해서 발표 하고자 한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.104-104
• /
• 2000

MOS소자의 크기가 작아짐에 따라 gate 유전막의 두께 또한 얇아져야 한다. 두께가 얇아짐에 따라 gate 유전막으로써 기존의 SiO2는 direct tunneling으로 인해 높은 누설전류를 수반한다. 그래서 높은 유전상술르 가지는 물질들에 대한 연구의 필요성이 대두되고 있다. 그중 CVD-Ta2O5는 차세대 MOSFET소자기술에 있어서 높은 유전상수($\varepsilon$r+25)와 우수한 step coverage 때문에 각광을 받고 있는 물질중에 하나이다. 본 연구에서는 Ta2O5를 gate를 유전막으로 사용하고 RTN처리와 wet oxidation을 접목시켜 이들의 전기적인 특성을 향상시킬 수 있었다. p-형 wafer 위에 D2와 O2를 사용하여 SiO2(100 )를, NH3를 이용하여 Nitridation(10 )을 전처리로써 각각 실시하였고 그 위에 MOCVD방법으로 Ta2O5를 80 성장시켰다. 첫 번째 시편은 45$0^{\circ}C$ 10min동안 wet oxidation을 시켰고, 두 번째 시편은 $700^{\circ}C$ 60sec동안 NH3 분위기에서 RTN 처리를 하였다. 세 번째 시편은 동일조건으로 RTN 처리후 wet oxidation을 하였다. 그 후 각각의 시편을 capacitor를 제작하고 그 전기적 특성을 관찰하였다. Wet oxidation만을 시킨 시편은 as-deposited Ta2O5 시편에 비해서 -1.5V에서 누설전류는 약 2~3 order정도 감소되었고 accumulation 영역에서의 capacitance 값은 oxide층의 성장(5 )을 무시하면 거의 변화하지 않았다. RTN처리만 된 시편의 경우는 -1.5V에서 누설전류는 2~3order 정도 증가되었지만, accumulation 영역에서 capacitance 값은 거의 2qwork 증가하였다. 이 두가지 공정을 접목시킨 즉 RTN 처리후 wet oxidation 처리된 시편의 경우는 as-deposited Ta2O5 시편에 비해서 -1.5V에서 누설전류는 1 order 정도 감소하였고, accumulation 지역에서의 capacitance 값은 약 2배 증가하였다. 즉 as deposited Ta2O5 시편의 accumulation 지역의 capacitance 값은 12.8 fF/um2으로써 그 유효두께는 27.0 이었지만, RTN 처리후에 wet oxidation 시킨 시편의 accumulation 지역의 capacitance값은 21.2fF/um2으로써 그 유효두께는 16.3 이 되었다. 결론적으로 as deposited Ta2O5 시편에 RTN 처리후 wet oxidation을 실시한 결과 capacitance 값이 약 2배정도 증가하였고 누설전류는 약 1 order 정도 감소됨을 확인하였다.