• 한국통신학회논문지
• /
• 제38C권12호
• /
• pp.1159-1169
• /
• 2013

국내기술을 적용하여 설계 및 제작한 디지털중계기 우주인증모델 개발은 개발과정중 사전에 예측하지 못한 다양한 시행착오를 겪었다. 특히 진공이라는 특수환경에 대한 열설계 경험 부족으로 인하여 1차 진행된 열진공 시험시 설계/조립/시험구성 오류사항들을 식별하게 되었고 중계기에 대한 성능검증을 성공적으로 수행할 수 없었기 때문에 사전에 계획되지 않은 2차 열진공 시험을 수행하게 되었다. 본 논문은 디지털 중계기의 1차 열진공 시험 시 발생한 오류사항에 대한 분석과 2차 시험시 적용한 해결방법과 그 결과를 제시한다. 이를 통하여 본 과제의 2차 우주인증모델 개발시 열적 성능이 개선된 디지털중계기를 얻을 수 있을 것이다. 또한 추후 국내외에서 개발될 중계기 탑제체의 열진공 시험시 참고자료로서 활용될 수 있을 것이다.

• 한국항공우주학회지
• /
• 제42권7호
• /
• pp.594-600
• /
• 2014

현대전에서는 적의 전자기파 공격에 대응하여 안전한 통신 채널을 확보하는 것이 매우 중요하다. 군통신위성 중계기는 차세대 군통신위성에 탑재를 위한 통신 탑재체로써 간섭환경 하에서 지상 터미널 간의 신호를 안전하게 중계하여 전시 통신망을 유지하도록 한다. 본 논문에서 소개하는 위성중계기는 온보드 상에서 부분적인 신호처리를 수행하는데 위성 통신 링크를 저비용으로 제어할 수 있다. 이의 핵심 기능으로써 전송 보안 제어 기능은 통신 링크를 위협하는 간섭 신호에 대한 면역성을 확보한다. 보다 구체적으로 본 논문에서는 전송 보안 제어 기능을 구현하기 위한 효율적인 설계 구조를 소개한다. 핵심 아이디어로써 시분할 형태의 채널 그룹별 제어 코드 생성 및 금지 대역 정보에 대한 소프트웨어 처리 방법으로 전체 하드웨어 복잡도를 현저하게 낮출 수 있음을 설명한다. 생성된 결과 코드가 균등 분포의 임의성을 가짐을 예시하였으며, 우주 인증 시험 결과를 간략히 소개한다.

• 한국통신학회논문지
• /
• 제39A권8호
• /
• pp.481-487
• /
• 2014

본 논문에서는 위성통신 디지털 중계기에서 backplane 구조 기반의 Gigabit 시리얼(Serial) 송수신기(Transceiver)에 대해 기술하였다. 송수신기는 프로그램밍 가능한 Xilinx space-grade Virtex-5 FPGA를 이용하여 다수의 광대역 채널에 대해 모든 경우의 스위칭 기능을 지원한다. 이러한 기능을 구현하기 위해 Virtex-5 FPGA 내부에 탑재된 GTX transceiver(고속 시리얼 송수신)을 사용한다. FPGA를 사용함으로써 부품이 추가되지 않아 구현이 간단해지는 장점이 있다. 고속의 시리얼 송수신기를 구현하기 위해서 PCB 디자인에 대해 신호 무결성(Signal Integrity) 시뮬레이션을 필수적으로 수행하였다. 신호 무결성 시뮬레이션을 통해 GTX 전송 선로에 대한 S-parameter, Eye diagram, 채널 지터(Channel Jitter) 성능을 분석하였고, GTX transceiver가 오류 없이 동작할 것으로 확인하였다. 마지막으로 제안한 PCB 디자인은 위성통신 디지털 중계기 시험인증모델(Engineering Qualification Model-2) 제작에 활용될 것이다.

• 대한전자공학회논문지SD
• /
• 제38권3호
• /
• pp.211-219
• /
• 2001

본 논문에서는 RFID를 위한 읽기 전용 CMOS 트랜스폰더를 one-chip으로 설계하였다. 리더에서 공급되는 자기장으로부터 트랜스폰더 칩의 전원을 공급하기 위한 전파정류기를 NMOS 트랜지스터를 사용하여 설계하였으며, 데이터 저장 소자로는 64비트의 ROM을 사용하였다. 메모리에 저장되어 있는 ID 코드는 Manchester 코딩되어 front-end 임피던스 변조 방식으로 리더에 전송된다. 임피던스 변조를 위한 감폭회로로는 리더와 트랜스폰더 사이의 거리가 변해도 일정한 감폭율을 갖는 새로운 감폭회로를 사용하였다. 설계된 회로는 0.65㎛ 2-poly, 2-metal CMOS 공정을 사용하여 IC로 제작되었다. 칩 면적은 0.9㎜×0.4㎜이다. 측정 결과 설계된 트랜스폰더 IC는 인식거리 내에서 약 20∼25%의 일정한 감폭율을 보이며, 125㎑의 RF에 대해 3.9kbps의 데이터 전송속도를 보인다. 트랜스폰더 칩의 전력소모는 읽기 모드시 약 100㎼이다. 인식거리는 약 7㎝이다.

• 한국통신학회논문지
• /
• 제25권8B호
• /
• pp.1341-1347
• /
• 2000

본 논문에서는 DRT 위성 중계시스템에서 HPA의 비선형성과 상·하향링크의 전대역 재밍 및 부분 대역 재밍을 고려하여 지구국 수신기에서 요구되는 SNR값을 만족시키기 위한 각각의 상·하향링크 SNR값과 에러확률을 분석하였다 분석결과 위성 중계기 대역폭과 지구국 수신기 대역폭이 같은 경우 상향링크 JSR 10[dB] 하양링크 JSR 10[dB] 및 처리 이득 30[dB]를 기준으로 요구되는 전체 SNR 즉 (S/M)total를 10[dB] 확보하기 위하여 선형 위성 중계 시스템은 하향링크 SNR 14[dB]를 기준으로 상향링크 SNR이 14.2[dB]를 필요하여 약 6[dB] 만큼읨 손실이 있게 된다 한편 상향링크 SNR 10[dB] 상향링크 JSR 10[dB] 하향링크 JSR 10[dB] 및 처리이득 30[dB]을 고려한 전대역 재밍에서 OBO 2[dB]인 경우의 비선형 시스템이 OBO 0[dB] 인 선형 시스템보다 성능이 나빠지므로 전력개선이 필요함을 알 수 있었다.

• 한국통신학회논문지
• /
• 제27권4B호
• /
• pp.372-378
• /
• 2002

본 논문에서는 Ku 대역 위성 중계기용 도파관형 협대역 채널 여파기를 설계, 제작하였으며 2단 반시형 등화기를 사용하여 대역 내에서의 군지연 및 진폭 변화를 최소화하였다. 주파수 선택도 규격을 만족시키기 위하여 채널 여파기는 8차 타원 응답형으로 설계하였으며 무게 및 부피 최소화를 위하여 여파기와 등화기 공히 원통형 공동의 TEl13 모드의 수직, 수평 편파를 이용하는 이중모드 공진기로 설계하였다. 제작한 채널 여파기와 등화기는 위성 중계기에 적용 가능한 성능을 나타내었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.119-122
• /
• 2005

In this paper, we investigated the recognition range according to modulation index for the ISO(International Standards Organization) 14443 13.56MHz contactless Type B RFID(Radio Frequency IDentification) system. We measured recognition range with changing modulation index step by step from 5% to 24% where we used 4 samples of Type B transponder with different resonance frequencies between 13.838MHz and 17.200MHz. While gradually increasing a distance in vertical direction from the center of the reader antenna, we measured the distance where the transponder's PUPI(Pseudo Unique PICC(Proximity IC Card) Identifier) is recognized continuously during 10 seconds and the distance where the transponder's PUPI is recognized at least two times during 5 seconds. From the measurement results, we found that the best recognition ranges were achieved when the reader had modulation index between 11% and 14%.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 F
• /
• pp.2647-2649
• /
• 1999

Electric power system is consisted of power supply and power enable circuit. Power supply provides operating voltage with internal chip. Depending on the operating voltage, power enable circuit provides operating signal, PWREN. Because energy is obtained from signal of external station, passive transponder must have the low power consumption. In this paper, the power supply module of the low power transponder is designed and analyzed.

• 전자공학회논문지A
• /
• 제32A권6호
• /
• pp.787-798
• /
• 1995

We implement the E-plane T-juncition manifold mutiplexer having low insertion loss for output multiplexer of Ku-band satellite transponder. Manifold multiplexer implemented here is composed of 2 channel filters, T-junctions, half-wave waveguide connecting channel filters and manifold, and manifold itself.[1-4] Considering the mass and volume of the satellite transponder, the channel filters are designed to dual-mode.[5-13] And Elliptic filter function is used, which has good characteristics of suppressing the interference between 2 channels. Since the performance of manifold multiplexer depends on the manifold waveguide transmission line length, it's necessary proper analysis. In this paper, we do optimization process of T-junction and other elements by using CAD and implement the manifold multiplexer. An experiment shows that characteristic response of multiplexer matches wel its modeling result.

• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 2001년도 춘계학술대회논문집
• /
• pp.374-379
• /
• 2001

The satellite electronic equipment is exposed to high level random vibration environment during the launch of spacecraft. The random vibration can cause damage of electronic equipment. Thus very careful consideration on the launch environment, especially for high level random vibration, is required in the design stage of transponder equipments of communication satellite. For the structural integrity of the communication satellite transponder equipment under qualification level random vibration, Finite Element analysis was carried out using the commercial code, MSC/Nastran and ANSYS and stress levels are presented. In order to validate the femodel, modal test was also performed and compared with numerical results.