• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권5호
• /
• pp.415-422
• /
• 2013

In this paper, we present Self-Checking look-up-table (LUT) based on Scalable Error Detection Coding (SEDC) scheme for use in fault-tolerant reconfigurable architectures. SEDC scheme has shorter latency than any other existing coding schemes for all unidirectional error detection and the LUT execution time remains unaffected with self-checking capabilities. SEDC scheme partitions the contents of LUT into combinations of 1-, 2-, 3- and 4-bit segments and generates corresponding check codes in parallel. We show that the proposed LUT with SEDC performs better than LUT with traditional Berger as well as Partitioned Berger Coding schemes. For 32-bit data, LUT with SEDC takes 39% less area and 6.6 times faster for self-checking than LUT with traditional Berger Coding scheme.

• 제어로봇시스템학회논문지
• /
• 제13권6호
• /
• pp.519-524
• /
• 2007

The OBC(on-board computer) of a satellite which plays a role of the controller for the satellite should be equipped with preventive measures against transient errors caused by SEU(single event upset). Since memory devices are pretty much susceptible to these transient errors, it is essential to protect memory devices against SFU. A common method exploits an error detection and correction code and additional memory devices, combined with periodic memory scrubbing. This paper proposes an effective memory scrubbing scheme for the OBC of STSAT-2. The memory system of the OBC is briefly mentioned and the reliability of the information stored in the memory system is analyzed. The result of the reliability analysis shows that there exist optimal scrubbing periods achieving the maximum reliability for allowed overall scrubbing overhead and they are dependent on the significance of the information stored. These optimal scrubbing periods from a reliability point of view are derived analytically.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.797-800
• /
• 2005

In this paper, the designed 10-bit current steering data driving circuit consists of bias circuits, shift registers, data and line latches, level shifters, and 10-bit D/A converters. This data driving circuit can improve image quality, driving speed, and can reduce process error, DNL error, and glitch noise. To reduce current cells, the 10-bit D/A converter was designed 3+3+4 hybrid type. As a result 49 current cells are decreased. The transient analysis shows that currents flows a few of mA in data line and the currents have 1024 gray levels of current values. Total circuits are designed for 10 ${\mu}s$ speed. Thus the designed 10-bit current steering data driving circuit can be usable in HDTV/XGA AMOLED displays. These data driving circuits are designed for 0.35 ${\mu}m$ CMOS process at 3.3 V and 18 V supply voltage and simulated with HSPICE..

• 한국통신학회논문지
• /
• 제19권5호
• /
• pp.805-814
• /
• 1994

본 논문에서는 실패상태와 성공상태를 포함시키는 보조 Markov 천이행렬을 이용하여 패킷무선망의 성능을 구할 수 있는 새로운 분석방식을 제시하고 패킷오류 발생이 송신 PRU의 수 X와 수신 PRU의 수 R로 이루어지는 망상태(X, R)의 변화에 미치는 영향을 고려한다. 패킷무선망은 연속시간 Markov 체인 모델 그리고 무선채널은 경판정 Viterbi복호기와 비트변환확산부호계열을 이용한 DS/BPSK CDMA에 대하여 검토한다. 슬롯되지 않은 분산된 다중도약 패킷무선망에서 무선채널의 채널심볼오류가 패킷오류 발생에 미치는 진행과정은 Poisson 분포 그리고 오류발생시간을 지수분포로 가정한다. 신호대 잡음비와 심볼당 확산부호계열의 칩수와 같은 무선채널의 매개변수와 PRU의 수와 허용된 트래픽율과 같은 망의 매개변수를 갖는 함수로 망처리량을 구함으로써 Markov 패킷무선망과 부호화된 DS/BPSK 무선채널을 결합하여 종합적으로 분석할 수 있음을 보인다.

• 한국항행학회논문지
• /
• 제14권2호
• /
• pp.233-238
• /
• 2010

본 논문은 고신뢰성 임베디드 시스템의 핵심 부품인 risc 프로세서에 forward 기반의 오류복원 기법을 적용한 fetch redundant risc(FRR) 프로세서와 backward 기반의 오류복원 기법을 적용한 redundancy execute risc(RER) 프로세서를 연구하였다. 제안된 프로세서의 고장감내 성능을 평가하기 위해서 base risc, FRR, RER 프로세서의 SystemC 모델을 제작하고 SystemC 기반 fault injection 기법을 이용하여 오류주입 시험을 수행하였다. 실험결과 세 프로세서의 고장률은 1-bit transient fault를 주입한 경우에는 고장률이 FRR 프로세서는 1%, RER 프로세서는 2.8%, base risc 프로세서는 8.9%로 확인되었으며, 1-bit permanent fault를 주입한 경우 FRR 프로세서는 4.3%, RER 프로세서는 6,5%, base RISC 프로세서는 41%로 확인되었다. 따라서 1-bit 오류가 발생하는 경우에는 FRR 프로세서가 가장 높은 신뢰성을 나타내는 것으로 판명되었다.

• 대한기계학회논문집
• /
• 제12권2호
• /
• pp.221-230
• /
• 1988

본 연구의 목적은 마이크로컴퓨터를 사용하여 유압모터로 구성된 전기 유압 서보 시스템의 속도제어를 하는데 있어서 제어방법과 제어기 기본 하드웨어인 마이크로프로세서와 A/D, D/A 변환기의 해상도(resolution)가 전체 시스템의 성능에 미치는 영향을 주로 실험적으로 연구하는데 있다.

• Journal of electromagnetic engineering and science
• /
• 제11권4호
• /
• pp.274-281
• /
• 2011

High-speed telecommunication systems are influenced by electromagnetic environments because they need a wide bandwidth to transmit signals. Immunity tests of telecommunication equipment are effective for improving its immunity to electromagnetic environments. However, immunity tests are expensive to carry out because there are several different tests. The correlation among the tests should therefore be examined in order to reduce the kinds of tests that are necessary. This paper investigates the correlation between the electrical fast transient/burst (EFTB) test and the radio frequency (RF) conductive immunity test. Imitation equipment was constructed with a balun, and a baseband signal was transmitted from the associated equipment to the imitation equipment. Then, disturbances were applied to the equipment, and the telecommunication quality was evaluated by using the bit error rate (BER). The results from the EFTB test indicated that the BER was less than $6{\times}10^{-5}$ and the value was independent of the peak value. The results from the RF conductive immunity test indicated that the BER was affected by the longitudinal conversion loss (LCL).

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2004년도 춘계학술대회 논문집
• /
• pp.575-580
• /
• 2004

The latest equipment automatic Intelligence of digital base done large size equipment appear in succession. That run by voltage electric current(mA, mV, ${\mu}A,\;{\mu}V$) that outline is microscopic of action of accuracy large size equipment of this digital base is bulk. Have received influence that is great in river electric field by installment that use computer. Most of domestic working voltage from service entrance extra-high voltage and working voltage of commercial frequency 60Hz working voltage 220V that use our country outside 1 country in interior of 22.900V for semiconductor use computer use digital installment of appliance as well as various smalls of digital base, middle, large size that safety is these fine voltage electric current that is not enough direct admonition hundred vast damage give can. Also, already act in surge circle and impulse transient phenomena such as several thousands, myriads, strong bit error more than billions time to digital fine electronic circuit by mistake use of using electric facility system of system electric power.

• 한국전자파학회논문지
• /
• 제20권8호
• /
• pp.701-713
• /
• 2009

본 논문은 LTE 상향 링크 전송에서 물리적 채널간의 전력 과도 현상으로 인한 인접 부 반송파 간섭으로 반송파간의 직교성이 손상되어 수신 신호에 성능감쇄를 초래하는 문제점을 개선하기 위한 기법을 연구하였다. 전력과도 현상에 의해 발생하는 인접 부 반송파 간섭은 도플러 효과에 의해 발생하는 인접 부 반송파 간섭과는 다른 형태로 채널의 전후에서 전력 변화의 각 주기마다 발생한다. 인접 부 반송파 간섭이 발생하는 원인은 채널간의 전력 차이, 전력 과도 구간의 길이, 다중경로 채널 지연 스프레드 그리고 부 반송파의 수에 의해서 발생한다. 본 논문에서는 위에 언급한 4가지 원인으로 인해 발생하는 인접 부 반송파 간섭을 개선하기 위한, 각 채널별 다중 탭 등화기의 탭 수를 결정하는 새로운 기법을 제시하였다. 이 기법은 정규화된 간섭(normalized interference) 즉, 정규화된 부 반송파간의 간섭이 정규화된 잡음(normalized noise)보다 클 때 다중 탭 등화기의 탭 수를 결정하는 기법이다. 모의 실험 결과에서, 수신 신호의 SNR에 따라 적응적으로 탭 수가 조절되고 비트 오류율(BER)의 성능이 향상 됨을 보였고 또한 제안한 기법의 복잡도가 전통적인(classical) 방법의 복잡도 보다 88 % 줄어듦을 보였다.

• 한국통신학회논문지
• /
• 제31권2A호
• /
• pp.103-109
• /
• 2006

OFDM 시스템은 전송단과 수신단의 발진기의 불일치로 인해 발생하는 주파수 오프셋의 영향에 민감하다는 단점을 가지고 있다. 주파수 오프셋은 정수 부분과 소수 부분으로 구분할 수 있다. 정수 부분 주파수 오프셋은 부반 송파 사이의 직교성에는 영향을 주지는 않지만, 수신된 데이터 심볼들 간에 순환성 천이를 일으켜 비트 오류 확률이 0.5가 되게 한다. 이 논문에서는 다중 경로 페이딩(multipath fading) 채널 환경에서 학습 심볼 하나 만을 요구하면서 최대 우도(Maximum Likelihood: ML) 함수를 이용한 새로운 정수 부분 주파수 오프셋 추정 방법을 제안한다. 제안한 방법이 학습 심볼의 수를 줄여 줄뿐만 아니라, 복잡성을 늘이지 않으면서 성능이 우수함을 모의 실험을 통해 보인다.