• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.527-533
• /
• 2008

움직임 보상은 고화질의 실시간 비디오 응용에 있어서 언제나 주된 병목을 초래한다. 따라서 실시간 비디오 응용에서는 움직임 보상을 수행하는 고속의 전용 하드웨어를 필요로 한다. 여러 동영상 부호화 방식에서 영상프레임은 픽셀의 블록으로 분할된다. 일반적으로 움직임 보상은 이전 프레임으로부터 움직임을 추정하여 현재의 블록을 예측하게 된다. 움직임 보상에 사용되는 화소 정밀도가 높을수록 보다. 좋은 성능을 갖지만 연산량은 증가하게 된다. 본 논문에서는 1/4 화소 정밀도를 지원하는 H.264/AVC 부호화기에 적합한 움직임 보상기의 아키텍처를 연구하였다. 설계된 움직임 보상기는 전치 배열과 휘도 6-tap 필터 3개를 사용하여 높은 하드웨어 이용률을 갖게 하였으며 내부 메모리의 크기를 감소시켰다. VHDL을 사용하여 기술하였으며, Xilinx ISE툴을 사용하여 합성하고, Modelsim_6.1i를 사용하여 검증하였다. 설계된 움직임 보상기는 단지 3개의 6-tap 필터만을 사용하면서 매크로블록 당 640 클럭 사이클에 수행하였다. 본 논문에서 제안하는 움직임 보상기는 실시간 비디오 처리를 요구하는 분야에 응용 가능할 것으로 사료된다.

• 한국정보통신학회논문지
• /
• 제23권11호
• /
• pp.1377-1383
• /
• 2019

영상 품질 개선을 위해 사용되는 히스토그램 평활화 알고리즘은 하드웨어 회로로 구현되면 소프트웨어로 구현된 경우보다 작업 속도 면에서 성능이 훨씬 뛰어나다. FPGA를 이용한 히스토그램 평활화 회로 구현에 대부분의 최신 FPGA에 포함된 곱셈기 회로와 상당량의 SRAM을 이용하고, 파이프라인을 적용하면 히스토그램 평활화 회로의 전체적인 동작 성능을 높일 수 있다. 본 논문은 이와 같은 방법을 적용하여 8비트 심도를 갖는 흑백 영상에 대해 히스토그램 평활화 작업을 고속으로 수행 가능한 FPGA 구현 방법을 제안한다. 제안된 회로는 FIFO를 이용하여 한 개의 영상에 대한 평활화가 진행되는 동안 다음 영상에 대한 히스토그램 계산을 수행할 수 있다. FIFO를 이용한 일부 작업의 시간적 중첩과 내장된 곱셈기 회로 그리고 파이프라인 적용 효과로 회로의 전체적인 성능은 대략 매 클럭마다 한 개의 화소에 대해 히스토그램 평활화를 수행할 수 있다. 그리고 영상을 분할하여 히스토그램 평활화 작업의 일부를 병렬 처리하면 그 성능을 속도 면에서 거의 두 배로 향상할 수 있다.

• 한국항행학회논문지
• /
• 제24권6호
• /
• pp.533-539
• /
• 2020

IGS에서 제공하는 RTS (real-time service) 정보는 인터넷으로 GNSS 궤도 및 시계에 대한 실시간 보정값을 제공하므로 실시간 정밀 위치추정에 많이 사용된다. 하지만 인터넷 환경이 불안정한 경우 RTS 신호가 단절될 수 있는데, 주로 다항식을 이용하여 손실된 신호예측을 수행한다. GNSS 항법메시지 IOD (issue of data)가 변화하는 구간에서는 RTS 보정정보도 급격히 변화하여 불연 속성이 증가하고, 신호단절이 발생할 경우 예측이 어려운 문제가 발생한다. 본 연구에서는 IOD 변화에 의한 항법메시지 궤도 차이를 적용하여 연속적인 RTS 보정정보를 생성하는 방법을 제안하였다. 이를 이용하면 RTS 신호손실이 IOD 변화 직후 발생할 경우 예측 성능을 높일 수 있다. RTS 예측성능을 높이기 위한 최적화 연구를 수행한 뒤, 예측된 RTS 궤도정보를 정밀위치결정(PPP; precise point positioning)에 적용하였다. 기존 방법에 비해 위치오차가 상당히 감소하였으며, 신호손실 구간이 길어질수록 위치오차가 급증하는 경향도 감소하였다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.659-670
• /
• 2022

본 논문에서는 ×32 LPDDR2 메모리를 지원하는 컨트롤러를 위한 830-Mb/s/pin 송수신기가 설계된다. 여덟 개의 단위 회로로 구성된 송신단은 34Ω ∽ 240Ω 범위의 임피던스를 가지고 임피던스 보정 회로에 의해 제어된다. 송신되는 DQS의 신호는 DQ의 신호들 대비 90° 이동된 위상을 가진다. 수신 동작시 read time 보정은 바이트 내에서 per-pin 스큐 보정과 클록-도메인 전환을 통해 수행된다. 구현된 LPDDR2 메모리 컨트롤러를 위한 송수신기는 1.2V 공급 전압을 사용하는 55-nm 공정에서 설계되었으며 830-Mb/s/pin의 신호 전송률을 가진다. 각 lane의 면적과 전력 소모는 각각 0.664 mm²과 22.3 mW이다.

• KEPCO Journal on Electric Power and Energy
• /
• 제8권2호
• /
• pp.159-179
• /
• 2022

Often a network becomes complex, and multiple entities would get in charge of managing part of the whole network. An example is a utility grid. While the entire grid would go under a single utility company's responsibility, the network is often split into multiple subsections. Subsequently, each subsection would be given as the responsibility area to the corresponding sub-organization in the utility company. The issue of how to make subsystems of adequate size and minimum number of interconnections between subsystems becomes more critical, especially in real-time simulations. Because the computation capability limit of a single computation unit, regardless of whether it is a high-speed conventional CPU core or an FPGA computational engine, it comes with a maximum limit that can be completed within a given amount of execution time. The issue becomes worsened in real time simulation, in which the computation needs to be in precise synchronization with the real-world clock. When the subject of the computation allows for a longer execution time, i.e., a larger time step size, a larger portion of the network can be put on a computation unit. This translates into a larger margin of the difference between the worst and the best. In other words, even though the worst (or the largest) computational burden is orders of magnitude larger than the best (or the smallest) computational burden, all the necessary computation can still be completed within the given amount of time. However, the requirement of real-time makes the margin much smaller. In other words, the difference between the worst and the best should be as small as possible in order to ensure the even distribution of the computational load. Besides, data exchange/communication is essential in parallel computation, affecting the overall performance. However, the exchange of data takes time. Therefore, the corresponding consideration needs to be with the computational load distribution among multiple calculation units. If it turns out in a satisfactory way, such distribution will raise the possibility of completing the necessary computation in a given amount of time, which might come down in the level of microsecond order. This paper presents an effective way to split a given electrical network, according to multiple criteria, for the purpose of distributing the entire computational load into a set of even (or close to even) sized computational loads. Based on the proposed system splitting method, heavy computation burdens of large-scale electrical networks can be distributed to multiple calculation units, such as an RTDS real time simulator, achieving either more efficient usage of the calculation units, a reduction of the necessary size of the simulation time step, or both.

• 한국통신학회논문지
• /
• 제18권12호
• /
• pp.1956-1969
• /
• 1993

영상 압축을 위하여 제시된 JPEG, MPEG 등과 같은 표준에서는 영상 자료의 허프만 부호화를 위하여 한쪽으로 기운 허프만 트리를 사용하고 있다. 본 논문에서는 이러한 허프만 트리에 대하여 효율적인 새로운 허프만 부호 복원방법을 제안한다. 제안한 허프만 부호 복원방법에서는 입력된 비트열로부터 미리 결정된 수 만큼의 연속된 비트를 반복적으로 취하여 이를 토대로 심볼 정보가 저장된 테이블을 참조함으로써 부호회된 심볼을 복원한다. 이러한 복원방법은 주어진 허프만 트리가 한쪽으로 기울어진 경우에 복원을 위한 테이블의 크기를 작게 할 수 있으며 실제로 본 논문에서는 이의 상한값을 제시한다. 또 한, 이 방법은 한 클릭에 여러 비트를 동시에 처리하기 때문에 실시간 동작이 가능하며 이에 대한 평가 결과를 보인다.

• 상하수도학회지
• /
• 제23권6호
• /
• pp.799-810
• /
• 2009

With time, the stable management of turbidity is becoming more important in the water treatment process. So optimization of coagulation is important for the improvement of the sedimentation efficiency. we evaluated the mixing and hydrodynamic behavior in the coagulation basin using Computational Fluid Dynamics (CFD). The items for evaluation are a location and the speed of agitator and angle of an injection pipe. The results of the CFD simulation, the efficacy of mixing in the coagulation basin was not affected according to one or two injection pipe and angle of an injection pipe. If there is a agitator near outlet of coagulation basin, the efficacy of mixing don't improve even though the speed of agitator increase. So location of agitator is perfect when it locate center at the inlet stream. The coagulation basin at this study, the proper speed of agitator is form 20rpm to 30rpm.

• Journal of Positioning, Navigation, and Timing
• /
• 제2권1호
• /
• pp.33-40
• /
• 2013

In this paper, GPS signal anomaly generation software is proposed which can be used for the analysis of GPS signal anomaly effect and the design, verification, and operation test of anomalous signal monitoring technique. For the implementation of anomalous signal generation technique, anomalous signals are generated using a commercial signal generation simulator, and their effects and characteristics are analyzed. An error model equation is proposed from the result of analysis, and the anomalous signal generation software is constructed based on this equation. The proposed anomalous signal generation software has high scalability so that users can easily utilize and apply, and is economical as the additional cost for purchasing equipment is not necessary. Also, it is capable of anomalous signal generation based on real-time signal by comparing with the commercial signal generation simulator.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.831-833
• /
• 2004

In this paper, an obstacle avoidance algorithm is proposed for a network-based robot considering network delay by distribution. The proposed algorithm is based on the VFH(Vector Field Histogram) algorithm, and for the network-based robot system, in which it is assumed robot localization information is transmitted through network communication. In this paper, target vector for the VFH algorithm is estimated through the robot localization information and the measurement of its delay by distribution. The delay measurement is performed by time-stamp method. To synchronize all local clocks of the nodes distributed on the network, a global clock synchronization method is adopted. With the delay measurement, the robot localization estimation is performed by calculating the kinematics of the robot. The validation of the proposed algorithm is performed through the performance comparison of the obstacle avoidance between the proposed algorithm and the existing VFH algorithm on the network-based autonomous mobile robot.

• 게임&엔터테인먼트 논문지
• /
• 제1권1호
• /
• pp.31-38
• /
• 2005

게임개발에 사용되어지는 여러 가지 공정 중 게임제작의 정확한 흐름. 그리고 제작에 대한 이해가 보다 정확한 게임을 제작하리라 여긴다. 게임의 원인제공이 되는 영상제작에 있어 정확한 공정이해와 3D게임영상제작이해에 중심을 둔다. 실제 게임제품에 있어서는 게임을 기동했을 때에 표시되는 오프닝 무비, 이벤트 때에 삽입되는 Cut Scene등의 영상이 이 방법으로 생성되고 있다. 게임과는 다르지만 극장 영화에 있어서 특수효과 영상에서 3D게임영상이 이용되는 것이 게임 제작 시 고려되어야 할 그래픽이다. 게임플레이어가 보다 정확한 원인제공으로 그 게임에 몰입 할 수 있는 원인을 제공하리라 여겨진다.