• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.1263-1264
• /
• 2007

자계 유도 고상결정화(FESPC)를 이용하여 제작한 다결정실리콘(poly-Si) 박막 트랜지스터(TFT)는 비정질 실리콘 박막 트랜지스터(a-Si:H TFT)보다 뛰어난 전기적 특성과 우수한 안정성을 지닌다. $V_{DS}$ = -0.1 V에서 채널 폭과 길이가 각각 $5\;{\mu}m$, $7\;{\mu}m$인 P형 TFT의 이동도(${\mu}$)와 문턱 전압($V_{TH}$)은 각각 $31.98\;cm^2$/Vs, -6.14 V 이다. FESPC TFT는 일반 poly-Si TFT에 비해 채널 내 결정 경계 숫자가 많아서 상대적으로 열악한 특성을 가진다. 채널 길이 $5\;{\mu}m$인 TFT의 $V_{TH}$는 채널 길이 $18\;{\mu}m$ 소자의 $V_{TH}$보다 1.36V 작지만, 일반적으로 큰 값이다. 이 현상은 채널에 다수의 결정 경계가 존재하고, 수평 전계가 크기 때문이다. 수평 전계가 증가하면, 결정 경계의 전위 장벽 높이가 감소하게 되는데, 이는 DIGBL 효과이다. ${\mu}$의 증가에 따라서, 드레인 전류가 증가하고 $V_{TH}$은 감소한다. 활성화 에너지($E_a$)는 드레인 전압과 결정 경계의 수에 따라 변하는데, 드레인 전압이 크거나 결정 경계의 수가 감소하면 $E_a$는 감소한다. $E_a$가 감소하면 $V_{TH}$가 감소한다. 유리기판 위의 FESPC를 이용한 P형 poly-Si TFT의 $V_{TH}$는 채널의 길이와 $V_{DS}$에 영향을 받는다. 증가한 수평 전계가 결정 경계에서 에너지 장벽을 낮추는 효과를 일으키기 때문이다.

• 마이크로전자및패키징학회지
• /
• 제21권2호
• /
• pp.85-89
• /
• 2014

본 연구에서는 자기 소프트 몰드를 이용하여 피치 143.59 nm의 고 성능 NWGP(Nano Wire Grid Polarizer) 필름의 새로운 제조 방법을 제안하였다. 제작된 편광필름은 $6cm{\times}6cm$의 PET기판위에 알루미늄 격자 구조를 가지고 있으며, 이는 TFT-LCD(Thin Flat Transistor Liquid Crystal Display)에 응용 가능할 것으로 보인다. 자기 소프트 몰드는 너비 70.39 nm의 규격으로 제작되었으며, 이를 이용하여 2단계의 복제과정을 거쳐 제작되어진다. 이를 통해 본 연구에서는 기판위에 75.68 nm 선폭과 64.76 nm의 높이 143.59 nm pitch를 가지는 격자구조의 NWGP 패턴을 제작하였다. 또한, 이는 800 nm 파장 영역 대에서 75%의 최대 투과율과 10%의 최소 투과율을 가지는 것을 확인하였다. 따라서, 본 공정을 통해 독창적인 저 비용의 나노패터닝 기술로 디스플레이 산업에서 적용되어 질 것으로 보여진다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1998년도 춘계학술대회 논문집
• /
• pp.239-242
• /
• 1998

Ca $F_2$ films have superior gate insulator properties than conventional gate insulator such as $SiO_2$, Si $N_{x}$, $SiO_{x}$, and T $a_2$ $O_{5}$ to the side of lattice mismatch between Si substrate and interface trap charge density( $D_{it}$). Therefore, this material is enable to apply Thin Film Transistor(TFT) gate insulator. Most of gate oxide film have exhibited problems on high trap charge density, interface state in corporation with O-H bond created by mobile hydrogen and oxygen atom. This paper performed Ca $F_2$ property evaluation as MIM, MIS device fabrication. Ca $F_2$ films were deposited at the various substrate temperature using a thermal evaporation. Ca $F_2$ films was grown as polycrystalline film and showed grain size variation as a function of substrate temperature and RTA post-annealing treatment. C-V, I-V results exhibit almost low $D_{it}$(1.8$\times$10$^{11}$ $cm^{-1}$ /le $V^{-1}$ ) and higher $E_{br}$ (>0.87MV/cm) than reported that formerly. Structural analysis indicate that low $D_{it}$ and high $E_{br}$ were caused by low lattice mismatch(6%) and crystal growth direction. Ca $F_2$ as a gate insulator of TFT are presented in this paper paperaper

• 한국재료학회지
• /
• 제11권6호
• /
• pp.527-532
• /
• 2001

O$_2$plasma와 H(hfac)을 이용한 Cu 박막의 건식 식각을 조사하였다. 휘발성이 큰 Cu(hfac)$_2$와 $H_2O$를 탈착시키기 위하여 $O_2$ Plasma를 이용한 Cu 박막의 산화와 생성된 Cu 산화막을 H(hfac)과의 반응으로 제거하는 공정으로 식각을 수행하였다. Cu 박막의 식각율은 50-700 /min의 범위를 보였으며, 기판온도, H(hfac)/O$_2$ 유량비, plasma power에 따라 변하였다. Cu 박막의 식각율은 기판온도 215$^{\circ}C$보다 높은 온도구간에서 RF power가 증가함에 따라 증가하였고, 산화 공정과 H (hfac)과의 반응이 균형을 이루는 최적의 H (hfac)/O$_2$ 유량비는 1:1임을 확인하였다. Ti mask를 사용한 Cu Patterning은 유량비 1 : 1, 기판온도 25$0^{\circ}C$에서 실시하였고, 30$^{\circ}$외 taper slope를 갖는 등방성 etching profile을 얻을 수 있었다. Taper angle을 갖는 Cu 건식 patterning은 고해상도의 대면적 thin film transistor liquid-crystal(TFT-LCDs)를 위래 필요한 것으로써 기판온도, RF power, 유량비를 조절한 one-step 공정으로부터 성공적으로 얻을 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.144-144
• /
• 2012

최근 폴리머를 기판으로 하는 고속 Flexible TFT (Thin film transistor)나 고효율의 박막 태양전지(Thin film solar cell)를 실현시키기 위해 낮은 비저항(resistivity)을 가지며, 높은 홀 속도(carrier hall mobility)와 긴 이동거리를 가지는 다결정 반도체 박막(poly-crystalline semiconductor thin film)을 만들고자 하고 있다. 지금까지 다결정 박막 반도체를 만들기 위해서는 비교적 높은 온도에서 장시간의 열처리가 필요했으며, 이는 폴리머 기판의 문제점을 야기시킬 뿐 아니라 공정시간이 길다는 단점이 있었다. 이에 반도체 박막의 재결정화 온도를 낮추어 주는 metal (Al, Ni, Co, Cu, Ag, Pd, etc.)을 이용하여 결정화시키는 방법(MIC)이 많이 연구되어지고 있지만, 이 또한 재결정화가 이루어진 반도체 박막 안에 잔류 금속(residual metal)이 존재하게 되어 비저항을 높이고, 홀 속도와 이동거리를 감소시키는 단점이 있다. 이에 본 실험은, 종래의 MIC 결정화 방법에서 이용되어진 금속 증착막을 이용하는 대신, HIPIMS (High power impulse magnetron sputtering)와 PIII&D (Plasma immersion ion implantation and deposition) 공정을 복합시킨 방법으로 적은 양의 알루미늄을 이온주입함으로써 재결정화 온도를 낮추었을 뿐 아니라, 잔류하는 금속의 양도 매우 적은 다결정 반도체 박막을 만들 수 있었다. 분석 장비로는 박막의 결정화도를 측정하기 위해 GIXRD (Glazing incident x-ray diffraction analysis)와 Raman 분광분석법을 사용하였고, 잔류하는 금속의 양과 화학적 결합 상태를 알아보기 위해 XPS (X-ray photoelectron spectroscopy)를 통한 분석을 하였다. 또한, 표면 상태와 막의 성장 상태를 확인하기 위하여 HRTEM(High resolution transmission electron microscopy)를 통하여 관찰하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.50-52
• /
• 2006

본 논문은 고성능 다결정 실리콘(Poly-Si) 박막 트랜지스터 (Thin Film Transistor)에서 단일 수직 그레인 경계(Single Perpendlcular Grain Boundary)가 고온 캐리어 스트레스(Hot Carrier Stress) 및 정전류 안정성 평가에서 어떠한 효과를 보이는가에 대해서 살펴보았다. 고온 캐리어 스트레스 하에서($V_G=V_{TH}+1V,\;V_D$ =12V),그레이 경계가 없는 다결정 실리콘 TFT와 비교했을 때 그레인 경계를 가지고 있는 다결정 실리를 TFT는 전기 전도(Electric Conduction)에 작용하는 자유 캐리어(Free Carrier)의 개수가 적기 때문에 상대적으로 더욱 우수한 전기적 특성을 나타낸다. 먼저 1000초 동안 고온 캐리어 스트레스를 가해준 결과 단일 그레인 경계를 가진 다결정 실리콘에서의 트랜스 컨덕턴스(Transconductance)의 이동 정도는 5% 미만으로 확인되었다. 반면에 같은 스트레스 조건 하에서 그레인 경계가 존재하지 않는 다결정 실리콘의 경우에는 그 이동 정도가 약 25%에 달하는 것으로 측정되었다. 다음으로 정전류 스트레스(Constant Current Stress) 인가시, 수직형 그레인 경계가 채널 영역 내에 존재하지 않는 다결정 실리콘 TFT는 드레인 접합 부분의 전계 세기를 비교했을 때, 그레인 경계를 가지고 있는 다결정 실리콘 TFT보다 상대적으로 낮은 원 인 때문에 적게 열화되는(Degraded) 특성을 확인할 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 추계학술대회 논문집
• /
• pp.96-96
• /
• 2007

Low voltage organic TFTs (OTFTs) and ZnO based TFTs (<5V), utilizing room temperature deposited $Bi_{1.5}Zn_{1.0}Nb_{1.5}O_7$ (BZN) thin films were recently reported, pointing to high-k gate insulators as a promising route for realizing low voltage operating flexible electronics. $Bi_{1.5}Zn_{1.0}Nb_{1.5}O_7$ (BZN) thin film is one of the most promising materials for gate insulator because of its large dielectric constant (~60) at room temperature. However their tendency to suffer from relatively high leakage current at low electric field (>0.3MV/cm) hinder the application of BZN thin films for gate insulator. In order to improve leakage current characteristics of BZN thin film, we mixed 30mol% MgO with 70mol% BZN and their dielectric and electric properties were characterized. We fabricated field-effect transistors with transparent oxide semiconductor ZnO serving as the electron channel and high-k $(Bi_{1.5}Zn_{1.0}Nb_{1.5}O_7)_{0.7}(MgO)_{0.3}$ as the gate insulator. The devices exhibited low operation voltages (<4V) due to high capacitance of the $(Bi_{1.5}Zn_{1.0}Nb_{1.5}O_7)_{0.7}(MgO)_{0.3}$ dielectric.

• Bulletin of the Korean Chemical Society
• /
• 제33권2호
• /
• pp.420-425
• /
• 2012

The new organic semiconductors which are composed of divinylbenzene core unit and alkoxynaphthalene on both sides, 1,4-bis-2-(6-octyloxy)naphthalen-2-ylvinylbenzene (BONVB), 1,4-bis-2-(6-decyloxy)naphthalen-2-ylvinylbenzene (BDNVB) and 1,4-bis-2-(6-dodecyloxy)naphthalen-2-ylvinylbenzene (BDDNVB) were synthesized by Wittig reaction. The structures of obtained BONVB, BDNVB and BDDNVB were confirmed by FT-IR and mass spectroscopy. UV-absorption of thin film showed H-aggregates and J-aggregates due to closely packed structure between adjacent molecules. The characterization of vacuum-evaporated films by Xray diffraction (XRD) and atomic force microscopy (AFM) showed that the chain length of alkoxy group affects the crystallinity and morphology. BONVB with octyloxy group showed the mobility of $0.011cm^2/V{\cdot}s$, on/off ratio of $1.31{\times}10^5$, and a subthreshold slope of 0.93 V.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권4호
• /
• pp.287-298
• /
• 2007

A two-dimensional treatment of the potential distribution under the depletion approximation is presented for poly-crystalline silicon thin film transistors. Green's function approach is adopted to solve the two-dimensional Poisson's equation. The solution for the potential distribution is derived using Neumann's boundary condition at the silicon-silicon di-oxide interface. The developed model gives insight into device behavior due to the effects of traps and grain-boundaries. Also short-channel effects and drain induced barrier lowering effects are incorporated in the model. The potential distribution and electric field variation with various device parameters is shown. An analysis of threshold voltage is also presented. The results obtained show good agreement with simulated results and numerical modeling based on the finite difference method, thus demonstrating the validity of our model.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.95-96
• /
• 2008

A new voltage-driven pixel circuit using soluble-processed organic thin film transistors (OTFTs) for an active matrix organic light emitting diode (AMOLED) is proposed. The proposed circuit is composed of four switching TFTs, one driving TFT and one storage capacitor. The proposed circuit can compensate for the degradation of OLED current caused by the threshold voltage shift of the OTFT. The simulation results show that the variation of OLED current corresponding to a 3V threshold voltage shift is decreased by 30% compared to the conventional 2TlC structure.