• 한국위성정보통신학회논문지
• /
• 제6권1호
• /
• pp.28-31
• /
• 2011

본 논문에서는 d33 모드로 구동하여 우수한 성능을 가지는 RF-MEMS 스위치의 구현을 위한 희생층과 구조층의 조합으로서 DLC와 포토레지스트를 제안하였다. 포토레지스트의 경화현상을 방지하기 위하여 DLC 구조층은 상온에서 RF-PECVD 방법을 이용하여 증착하였다. 그리고 PZT 압전층은 RF 마그네트론 스퍼터링 방법을 이용하여 상온에서 구조층 위에 증착하였으며, 희생층의 제거 후 결정화를 위하여 급속 열처리 (RTA) 장비를 이용하여 후 열처리하였다. PZT의 결정화 과정과 DLC의 기계적 성질의 변화를 다양한 온도조건에 따라 분석한 결과 DLC는 PZT의 결정화 온도까지 영률과 강도면에서 우수한 특성을 나타냄을 확인하였다. 또한 포토레지스트를 사용함으로서 공정을 단순화하고 낮은 비용으로 제작이 가능하였다.

• 한국응용과학기술학회지
• /
• 제20권3호
• /
• pp.212-220
• /
• 2003

Electrical properties of carbon filler/PVdF [poly(vinylidene fluoride)] composite were investigated as a funtion of carbon filler/PVdF ratio in the range of 0.2${\sim}$0.5. Three kinds of comercialzied conductive carbon blacks such as Hiblack 41Y, KE300J, and KE600J, and carbon nanofibers prepared by the catalytic chemical vapor deposition of $C_2H_4$ over Ni-Cu catalysts were used as the carbon fillers. The electrical conductivity of carbon filler/PVdF composites were in the range of 0.65 to 13.5 S/cm depending the fillers' electrical conductivity ranging from 5.6 to 23.1 S/cm. Among the carbon fillers used, the KE600J carbon black showed the highest conductivity both in the composite and filler itself because of its high degree of graphitization due to the high-temperature thermal treatment and its high surface area due to the activation treatment.

• Current Photovoltaic Research
• /
• 제2권4호
• /
• pp.168-172
• /
• 2014

Under concentrated illuminations, the solar cells show higher efficiencies mainly due to an increase of the open circuit voltage. In this study, InGaP/InGaAs/Ge triple-junction solar cells have been grown by a low pressure metalorganic chemical vapor deposition. Photovoltaic characteristics of the fabricated solar cells are investigated with a class A solar simulator under concentrated illuminations from 1 to 100 suns. Ideally, the open circuit voltage should increase with the current level when maintained at the same temperature. However, the fabricated solar cells show degraded open circuit voltages under high concentrations around 100 suns. This means that the heat sink design is not optimized to keep the cell temperature at $25^{\circ}C$. To demonstrate the thermal degradation, changes of the device performance are investigated with different bonding conditions and heat sink materials.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 추계학술대회 논문집 Vol.19
• /
• pp.21-21
• /
• 2006

21세기 정보통신 및 관련 소재의 연구방향은 새로운 기능성 확보, 극한적 제어성, 복합 및 융합이라는 경향으로 발전해 가고 있다. 반도체 기술 분야에서 현재의 공정적 한계를 극복하고 새로운 기능성을 부여하기 위해 나노 합성과 배열을 기본으로 하여 bottom-up 방식의 나노소자 구현이 큰 주목을 받고 있다. 나노선의 경우 나노 스케일의 dimension, 양자 제한 효과, 우수한 결정성, self-assembly, internal stress 등 기존 벌크형 소재에서 발견할 수 없는 새로운 기능성이 나타나고 있어 바이오, 에너지, 구조, 전자, 센서 등의 분야에서의 활용이 가능하다. 현재 국내외적으로 반도체 나노선으로 널리 연구되고 있는 재료는 ZnO, $SnO_2$, SiC 등이 중심이 되고 있다. 이중 ZnO 나 노선의 합성을 위해서는 thermal CVD, MOCVD, PLD, wet-chemical 등 다양한 방법이 사용되고 있다. 특히 MOCVD 방법에 의해 수직 정렬된 ZnO 나노막대를 성장할 수 있다. 이러한 나노막대는 MO 원료 및 산소 공급량을 적절히 제어함으로서 수직 배향 및 나노선의 구경 제어가 가능하며, 나노 막대의 크기 제어와 관련해서는 반응 관내의 DEZn 와 $O_2$의 양을 변화시켜 구조체의 크기를 수 십 ~ 수 백 나노미터의 크기로 제어할 수 있다. 본 연구는 이러한 ZnO 나노선의 성장과정에서 $210^{\circ}C$ 이하의 저온에서 성장한 ZnO 버퍼층을 이용해 나노구조의 형상을 제어하고자 하였다. 특히 ZnO 저온 버퍼층의 두께에 따라 나노막대의 직경변화, 수직배향성, 형상변화의 제어가 가능하였다. 나노막대의 특성 평가는 TEM, SEM, PL, XRD 등을 이용하여 구조적, 결정학적, 광학적 특성을 분석하였다.

• 한국진공학회지
• /
• 제15권5호
• /
• pp.499-505
• /
• 2006

열 화학기상법으로 만든 GaN와 GaP 나노와이어에서 전계 방출과, 산소와 아르곤 분위기에서 안정성에 대해 조사하였다. GaN 나노와이어의 경우 산소 분위기에서 전계 방출이 급격하게 줄었으나, GaP에서는 그렇지 않았다. 두 나노와이어 모두 아르곤 분위기에서는 큰 변화가 없었다. GaP 나노와이어의 외부에 존재하는 산화물 층이 전자 방출 안정성에 크게 기여한 것으로 생각된다. 나노와이어에서 방출된 전자의 에너지 분포를 통해 반도체 나노와이어는 탄소 나노튜브와 그 전계 방출 메카니즘이 다름을 유추할 수 있었다.

• Applied Science and Convergence Technology
• /
• 제24권3호
• /
• pp.53-59
• /
• 2015

The field-effect transistors (FETs) with a graphene-based p-n junction channel were fabricated using the patterned self-assembled monolayers (SAMs). The self-assembled 3-aminopropyltriethoxysilane (APTES) monolayer deposited on $SiO_2$/Si substrate was patterned by hydrogen plasma using selective coating poly-methylmethacrylate (PMMA) as mask. The APTES-SAMS on the $SiO_2$ surface were patterned using selective coating of PMMA. The APTES-SAMs of the region uncovered with PMMA was removed by hydrogen plasma. The graphene synthesized by thermal chemical vapor deposition was transferred onto the patterned APTES-SAM/$SiO_2$ substrate. Both p-type and n-type graphene on the patterned SAM/$SiO_2$ substrate were fabricated. The graphene-based p-n junction was studied using Raman spectroscopy and X-ray photoelectron spectroscopy. To implement low voltage operation device, via ionic liquid ($BmimPF_6$) gate dielectric material, graphene-based p-n junction field effect transistors was fabricated, showing two significant separated Dirac points as a signature for formation of a p-n junction in the graphene channel.

• 한국재료학회지
• /
• 제13권5호
• /
• pp.333-337
• /
• 2003

We report a new fabrication process for carbon nanotube field emitters with high performance. The key of the fabrication process is trim-and-leveling the carbon nanotubes grown in trench structures by employing a planarization process, which leads to a uniform distance from the carbon nanotube tip to the electrode. In order to enable this processing, spin-on-glass liquid is applied over the CNTs grown in trench to have them stubborn adhesion among themselves as well as to the substrate. Thus fabricated emitters reveal an extremely stable emission and aging characteristics with a large current density of 40 ㎃/$\textrm{cm}^2$ at 4.5 V/$\mu\textrm{m}$. The field enhancement factor calculated from the F-N plot is $1.83${\times}$10^{5}$ $cm^{－1}$ , which is a very high value and indicates a superior quality of the emitter originating from the nature of open-tip and high stability of the carbon nanotubes obtained new process.

• Carbon letters
• /
• 제12권4호
• /
• pp.207-217
• /
• 2011

We discuss the influence of few-walled carbon nanotubes (FWCNTs) treated with nitric acid and/or sulfuric acid on field emission characteristics. FWCNTs/tetraethyl orthosilicate (TEOS) thin film field emitters were fabricated by a spray method using FWCNTs/TEOS sol one-component solution onto indium tin oxide (ITO) glass. After thermal curing, they were found tightly adhered to the ITO glass, and after an activation process by a taping method, numerous FWCNTs were aligned preferentially in the vertical direction. Pristine FWCNT/TEOS-based field emitters revealed higher current density, lower turn-on field, and a higher field enhancement factor than the oxidized FWCNTs-based field emitters. However, the unstable dispersion of pristine FWCNT in TEOS/N,N-dimethylformamide solution was not applicable to the field emitter fabrication using a spray method. Although the field emitter of nitric acid-treated FWCNT showed slightly lower field emission characteristics, this could be improved by the introduction of metal nanoparticles or resistive layer coating. Thus, we can conclude that our spray method using nitric acid-treated FWCNT could be useful for fabricating a field emitter and offers several advantages compared to previously reported techniques such as chemical vapor deposition and screen printing.

• 한국전자파학회논문지
• /
• 제26권9호
• /
• pp.837-840
• /
• 2015

그래핀은 한 원자 두께의 탄소재료로서 전자가 매우 빠른 속도로 이 층을 통과할 수 있기 때문에, 트랜지스터를 비롯한 다양한 디바이스 응용을 위한 연구가 수행되어 왔다. 높은 전자이동도 특성으로 인해 높은 주파수 대역이나 고속 스위치 등의 시스템 응용에 적합하다. 본 연구에서는 양산에 적합한 RT-CVD(Rapid Thermal Chemical Vapor Deposition) 공정을 이용하여 실리콘 기판 상에 그래핀 층을 형성하고, 다양한 공정조건 최적화를 통해 $7,800cm^2/Vs$의 전자이동도를 추출하였다. 이는 실리콘 기판의 7배 이상 되는 값이고, GaAs 기판보다도 높은 수치이다. 밴드갭이 존재하지 않는 그래핀 기반 트랜지스터 모델링을 위해 pMOS와 nMOS의 모델을 융합하여 적용하였고, 실험을 통해 추출된 전자이동도 값을 적용하였다. 추출된 모델을 이용하여 트랜지스터의 핵심 파라미터 중의 하나인 게이트의 길이와 폭 등에 따른 전기적 특성을 고찰하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.79-79
• /
• 1999

The varous techniques for fabrication of si or metal tip as a field emission electron source have been reported due to great potential capabilities of flat panel display application. In this report, 240nm thermal oxide was initially grown at the p-type (100) (5-25 ohm-cm) 4 inch Si wafer and 310nm Si3N4 thin layer was deposited using low pressure chemical vapor deposition technique(LPCVD). The 2 micron size dot array was photolithographically patterned. The KOH anisotropic etching of the silicon substrate was utilized to provide V-groove formation. After formation of the V-groove shape, dry oxidation at 100$0^{\circ}C$ for 600 minutes was followed. In this procedure, the orientation dependent oxide growth was performed to have a etch-mask for dry etching. The thicknesses of the grown oxides on the (111) surface and on the (100) etch stop surface were found to be ~330nm and ~90nm, respectively. The reactive ion etching by 100 watt, 9 mtorr, 40 sccm Cl2 feed gas using inductively coupled plasma (ICP) system was performed in order to etch ~90nm SiO layer on the bottom of the etch stop and to etch the Si layer on the bottom. The 300 watt RF power was connected to the substrate in order to supply ~(-500)eV. The negative ion energy would enhance the directional anisotropic etching of the Cl2 RIE. After etching, remaining thickness of the oxide on the (111) was measured to be ~130nm by scanning electron microscopy.