• Title/Summary/Keyword: synthesis algorithm

검색결과 668건 처리시간 0.023초

새로운 DIT Radix-4 FFT 구조 및 구현 (A New DIT Radix-4 FFT Structure and Implementation)

  • 장영범;이상우
    • 한국산학기술학회논문지
    • /
    • 제16권1호
    • /
    • pp.683-690
    • /
    • 2015
  • FFT(Fast Fourier Transform) 알고리즘에는 DIT(Decimation-In-Time)와 DIF(Decimation-In-Frequency)가 있다. DIF 알고리즘은 Radix-2/4/8 등의 다양한 종류와 그 구현 방법이 개발되어 사용되고 잇으나, DIT 알고리즘은 순차적인 출력을 낼 수 있는 장점이 있음에도 불구하고 다양한 알고리즘이 연구되지 못하였다. 이 논문에서는 새로운 DIT Radix-4 FFT의 나비연산기(butterfly) 구조를 제안하고 검증하였다. 제안 구조를 사용하여 64-point FFT 구조를 설계하고 Verilog로 코딩하여 구현함으로써 제안 구조의 효용성을 입증하였다. 48개의 곱셈기를 사용하여 합성하였으며 678만 게이트 수를 나타내었다. 따라서 제안된 DIT Radix-4 FFT 구조는 순차적인 FFT 출력을 필요로 하는 OFDM 통신용 SoC(System on a Chip)에 사용될 수 있을 것이다.

3차원 비디오의 합성영상 경계 잡음 제거 (Boundary Artifacts Reduction in View Synthesis of 3D Video System)

  • 이도훈;양윤모;오병태
    • 방송공학회논문지
    • /
    • 제21권6호
    • /
    • pp.878-888
    • /
    • 2016
  • 본 논문에서는 3차원 비디오 시스템에서 손상된 깊이영상으로 인하여 합성된 가상시점 영상에서 발생하는 경계 잡음을 효과적으로 제거하는 방식을 제안한다. 제안 방식에서는 손실 압축에 의한 깊이영상의 잡음으로부터 발생하는 경계 잡음의 특징을 분석하고, 이를 바탕으로 픽셀 도메인과 주파수 도메인에서의 convex set을 설정하여 해당 조건들을 반복적으로 사영시키는 projection onto convex sets (POCS) 기법을 활용하여 올바른 정보는 유지한 채 경계 잡음만을 제거한다. 이 논문에서 제안한 방식은 영상합성 과정에서 생성되는 컬러 및 깊이영상에 모두 적용하였다. 실험 결과 제안 기법은 경계 잡음을 효과적으로 제거하여 가상시점 영상의 화질을 향상시켰음을 확인하였다.

템플릿 기반 정합 기법을 이용한 디지털 X-ray 영상의 고속 스티칭 기법 (Rapid Stitching Method of Digital X-ray Images Using Template-based Registration)

  • 조현지;계희원;이정진
    • 한국멀티미디어학회논문지
    • /
    • 제18권6호
    • /
    • pp.701-709
    • /
    • 2015
  • Image stitching method is a technique for obtaining an high-resolution image by combining two or more images. In X-ray image for clinical diagnosis, the size of the imaging region taken by one shot is limited due to the field-of-view of the equipment. Therefore, in order to obtain a high-resolution image including large regions such as a whole body, the synthesis of multiple X-ray images is required. In this paper, we propose a rapid stitching method of digital X-ray images using template-based registration. The proposed algorithm use principal component analysis(PCA) and k-nearest neighborhood(k-NN) to determine the location of input images before performing a template-based matching. After detecting the overlapping position using template-based matching, we synthesize input images by alpha blending. To improve the computational efficiency, reduced images are used for PCA and k-NN analysis. Experimental results showed that our method was more accurate comparing with the previous method with the improvement of the registration speed. Our stitching method could be usefully applied into the stitching of 2D or 3D multiple images.

새로운 연산 공유 승산기를 이용한 1차원 DCT 프로세서의 설계 (Design of 1-D DCT processor using a new efficient computation sharing multiplier)

  • 이태욱;조상복
    • 정보처리학회논문지A
    • /
    • 제10A권4호
    • /
    • pp.347-356
    • /
    • 2003
  • DCT 알고리즘은 내적을 효율적으로 처리할 수 있는 하드웨어 구조가 필수적이다. 내적 연산을 위한 기존의 방법들은 하드웨어 복잡도가 높기 때문에, 이론 줄이기 위한 방법으로 연산 공유 승산기가 제안되었다. 하지만 기존의 연산 공유 승산기는 전처리기 및 선택기의 비효율적 구조로 인한 성능저하의 문제점을 가지고 있다. 본 논문에서는 새로운 연산 공유 승산기를 제안하고 이를 1차원 DCT 프로세서에 적용하여 구현하였다. 연산 공유 승산기의 구조 및 논리 합성 비교 시 새로운 승산기는 기존에 비해 효율적인 하드웨어 구성이 가능함을 확인하였고, 1차원 DCT 프로세서 설계 시 기존 구현 방식들에 비해 우수한 성능을 나타내었다.

Evolutionary Design of Image Filter Using The Celoxica Rc1000 Board

  • Wang, Jin;Jung, Je-Kyo;Lee, Chong-Ho
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2005년도 ICCAS
    • /
    • pp.1355-1360
    • /
    • 2005
  • In this paper, we approach the problem of image filter design automation using a kind of intrinsic evolvable hardware architecture. For the purpose of implementing the intrinsic evolution process in a common FPGA chip and evolving a complicated digital circuit system-image filter, the design automation system employs the reconfigurable circuit architecture as the reconfigurable component of the EHW. The reconfigurable circuit architecture is inspired by the Cartesian Genetic Programming and the functional level evolution. To increase the speed of the hardware evolution, the whole evolvable hardware system which consists of evolution algorithm unit, fitness value calculation unit and reconfigurable unit are implemented by a commercial FPGA chip. The Celoxica RC1000 card which is fitted with a Xilinx Virtex xcv2000E FPGA chip is employed as the experiment platform. As the result, we conclude the terms of the synthesis report of the image filter design automation system and hardware evolution speed in the Celoxica RC1000 card. The evolved image filter is also compared with the conventional image filter form the point of filtered image quality.

  • PDF

Development of 3D scanner using structured light module based on variable focus lens

  • Kim, Kyu-Ha;Lee, Sang-Hyun
    • International Journal of Advanced Culture Technology
    • /
    • 제8권3호
    • /
    • pp.260-268
    • /
    • 2020
  • Currently, it is usually a 3D scanner processing method as a laser method. However, the laser method has a disadvantage of slow scanning speed and poor precision. Although optical scanners are used as a method to compensate for these shortcomings, optical scanners are closely related to the distance and precision of the object, and have the disadvantage of being expensive. In this paper, 3D scanner using variable focus lens-based structured light module with improved measurement precision was designed to be high performance, low price, and usable in industrial fields. To this end, designed a telecentric optical system based on a variable focus lens and connected to the telecentric mechanism of the step motor and lens to adjust the focus of the variable lens. Designed a connection structure with optimized scalability of hardware circuits that configures a stepper motor to form a system with a built-in processor. In addition, by applying an algorithm that can simultaneously acquire high-resolution texture image and depth information and apply image synthesis technology and GPU-based high-speed structured light processing technology, it is also stable for changes to external light. We will designed and implemented for further improving high measurement precision.

코퍼스 기반 한국어 합성기의 억양 구현 방안 (A Method of Intonation Modeling for Corpus-Based Korean Speech Synthesizer)

  • 김진영;박상언;엄기완;최승호
    • 음성과학
    • /
    • 제7권2호
    • /
    • pp.193-208
    • /
    • 2000
  • This paper describes a multi-step method of intonation modeling for corpus-based Korean speech synthesizer. We selected 1833 sentences considering various syntactic structures and built a corresponding speech corpus uttered by a female announcer. We detected the pitch using laryngograph signals and manually marked the prosodic boundaries on recorded speech, and carried out the tagging of part-of-speech and syntactic analysis on the text. The detected pitch was separated into 3 frequency bands of low, mid, high frequency components which correspond to the baseline, the word tone, and the syllable tone. We predicted them using the CART method and the Viterbi search algorithm with a word-tone-dictionary. In the collected spoken sentences, 1500 sentences were trained and 333 sentences were tested. In the layer of word tone modeling, we compared two methods. One is to predict the word tone corresponding to the mid-frequency components directly and the other is to predict it by multiplying the ratio of the word tone to the baseline by the baseline. The former method resulted in a mean error of 12.37 Hz and the latter in one of 12.41 Hz, similar to each other. In the layer of syllable tone modeling, it resulted in a mean error rate less than 8.3% comparing with the mean pitch, 193.56 Hz of the announcer, so its performance was relatively good.

  • PDF

트리구조 필터뱅크를 이용한 서브밴드 필터링에서의 수렴 성능 향상 (Performance Improvement of Tree Structured Subband Filtering)

  • 최창권;조병모
    • 한국정보통신학회논문지
    • /
    • 제4권2호
    • /
    • pp.407-416
    • /
    • 2000
  • 본 논문은 트리구조의 필터뱅크를 이용하여 필터링을 할 때 데시메이션으로 인해서 생기는 왜곡을 보상하기 위해서 보조 필터(엘리어싱 제거기)를 사용하는 방법을 제안하고 이를 이용하여 잡음을 제거하여 음질을 향상시키는 실험을 행했다. 입력신호는 두 채널의 분석필터에 의해 서브밴드로 분해된 후 데시메이션되고 다시 각 서브밴드로 분해된 신호를 적응필터를 이용하여 필터링을 한다. 이러한 기법으로 각 주파수 대역을 균일한 대역으로 분해할 수 있으며 각 서브밴드별로 각기 다른 수렴상수를 사용할 수 있어서 수렴속도를 향상시킬 수 있는 장점이 있다. 특히 잡음 제거나 음질 향상에 서브밴드 적응 필터뱅크를 응용할 경우 수렴속도가 빨라야 하며, 임펄스 응답의 길이가 긴 시스템을 모델링하는 데 응용할 수 있는 장점이 있다. 적응필터 계수의 갱신 방법으로는 VSS(Variable Step Size) LMS 알고리듬을 사용하였으며, 실험 결과, 기존의 서브밴드 구조보다 제안한 구조가 최소 평균 오차나 수렴성능 면에서 우수한 성능을 보였다.

  • PDF

Mobile Robot with Artificial Olfactory Function

  • Kim, Jeong-Do;Byun, Hyung-Gi;Hong, Chul-Ho
    • Transactions on Control, Automation and Systems Engineering
    • /
    • 제3권4호
    • /
    • pp.223-228
    • /
    • 2001
  • We have been developed an intelligent mobile robot with an artificial olfactory function to recognize odours and to track odour source location. This mobile robot also has ben installed an engine for speech recognition and synthesis and is controlled by wireless communication. An artificial olfactory system based on array of 7 gas sensors has been installed in the mobile robot for odour recognition, and 11 gas sensors also are located in the obttom of robot to track odour sources. 3 optical sensors are also in cluded in the intelligent mobile robot, which is driven by 2 D. C. motors, for clash avoidance in a way of direction toward an odour source. Throughout the experimental trails, it is confirmed that the intelligent mobile robot is capable of not only the odour recognition using artificial neural network algorithm, but also the tracking odour source using the step-by-step approach method. The preliminary results are promising that intelligent mobile robot, which has been developed, is applicable to service robot system for environmental monitoring, localization of odour source, odour tracking of hazardous areas etc.

  • PDF

전류구동 CMOS 다치 논리 회로설계 최적화연구 (The Optimization of Current Mode CMOS Multiple-Valued Logic Circuits)

  • 최재석
    • 융합신호처리학회논문지
    • /
    • 제6권3호
    • /
    • pp.134-142
    • /
    • 2005
  • 전류모드 CMOS 회로기반 다치 논리 회로가 최근에 구현되고 있다. 본 논문에서는 4-치 Unary 다치 논리 함수를 전류모드 CMOS 논리 회로를 사용하여 합성하였다. 전류모드 CMOS(CMCL)회로의 덧셈은 각 전류 값들이 회로비용 없이 수행될 수 있고 또한 부의 논리 값은 전류흐름을 반대로 함으로써 쉽게 구현이 가능 하다. 이러한 CMCL 회로 설계과정은 논리적으로 조합된 기본 소자들을 사용하였다. 제안된 알고리듬을 적용한 결과 트랜지스터의 숫자를 고려하는 기존의 기법보다 더욱 적은 비용으로 구현할 수 있었다. 또한 비용-테이블 기법의 대안으로써 Unary 함수에 대해서 범용 UUPC(Universal Unary Programmable Circuit) 소자를 제안하였다.

  • PDF