• Journal of Positioning, Navigation, and Timing
• /
• 제11권3호
• /
• pp.173-179
• /
• 2022

The satellite navigation deception technology disturbs the navigation solution of the receiver by generating a deceptive signal simulating the actual satellite for the satellite navigation receiver mounted on the unmanned aerial vehicle, which is the target of deception. A single spoofing technique that creates a single deceptive position and velocity can be divided into a synchronized spoofing signal that matches the code delay, Doppler frequency, and navigation message with the real satellite and an unsynchronized spoofing signal that does not match. In order to generate a signal synchronized with a satellite signal, a very sophisticated and high precision signal generation technology is required. In addition, the current position and speed of the UAV equipped with the receiver must be accurately detected in real time. Considering the detection accuracy of the current radar technology that detects small UAVs, it is difficult to detect UAVs with an accuracy of less than one chip. In this paper, we assume the asynchrony of a single spoofing signal and propose a region defense technique using multiple spoofing signals.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2002년도 ICCAS
• /
• pp.33.3-33
• /
• 2002

Pseudolite (PL) is a kind of signal generator, which transmits GPS-like signal at the ground. However our own made PL is different from a GPS satellite in clock accuracy. GPS satellites are synchronized by use of high precision atomic clocks. But because our PLs use low cost temperature controlled oscillators (TCXO), so it is very difficult to synchronize them. Hence, we should install reference station and use Differential GPS (DGPS) algorithm to calculate user position. By use of this method, we already developed indoor navigation system a few years ago. We named it as 'Asynchronous Pseudolite Indoor Navigation System'. However, this system requires that sampling times of all the receivers...

• 방송공학회논문지
• /
• 제1권2호
• /
• pp.85-95
• /
• 1996

본 논문에서는 음성 신호의 시간축 변화에 널리 사용되고 있는 SOLA(Synchronized Over-Lap and ADD)기법을 사용하여 더빙된 신호를 본래의 음성 신호와 시간적으로 일치시키는 기법을 제안하였다. 방송 녹음의 경우, 큰 레벨의 배경 잡음등으로 인하여 스튜디오에서의 재녹음이 필요한 경우가 발생하게 된다. 이러한 재녹음 신호는 원래의 녹음 시간과 비교하여 대략 200msec의 시간차이를 갖게 되며, 이러한 시간차이는 화면과 음성과의 합성시 입모양이 서로 불일치하는 현상을 야기시킨다. 본 논문에서는 이러한 문제점을 해결하기 먼저 에너지궤적을 통해 원녹음 신호와 더빙 신호간의 어절 시작점을 서로 일치시키고, 어절내의 음소 위치를 동기화시키기 위하여 LPC 켑스트럼 분석과 DTW(Dynamic Time Warping)을 적용하였다. 음소가 서로 일치하는 지점은 원래의 녹음 신호와 더빙된 신호간의 LPC켑스트럼 자승 오차가 취소로 되는 지점을 탐색함으로서 결정된다. 음성의 합성시에는 인접 프레임간의 위상 관계가 서로 일치하도록 SOLA 방법을 사용하였다. 컴퓨터를 이용하여 모의 실험을 수행한 결과, 제안된 알고리즘을 통해 시간축 보정된 음성 신호는 음성 파형, 스펙트로그램 및 청취상으로 원래의 녹음 신호와 시간적으로 서로 일치함을 확인할 수 있었다.

• 정보처리학회논문지C
• /
• 제12C권1호
• /
• pp.53-62
• /
• 2005

NG-SDH 시스템에서는 시스템으로 들어오는 이더넷신호를 GFP 프레임으로의 신호동기가 필요하다. 지금까지 외국에서는 칩셋 개발이 완료되어 관련 기술을 확보하고 있지만 국내에서는 아직 확보하지 못하고 있다. 따라서 본 논문에서는 GFP를 통한 이더넷 신호의 동기화 방법을 제시하였다. GFP-F를 통한 이더넷 신호의 동기화 방법은 Ingress 및 Egress 버퍼와 GFP idle를 통해서 신호동기를 얻을 수 있음을 알았다. 또한 GFP-T를 통한 이더넷 신호의 동기화 방법은 GFP Idle과 $65B{\_}PAD$를 적용해야 하고, 최대 3비트까지 이더넷 Idle의 추가 및 삭제되어야 함을 알았다. 또한 신호특성 시뮬레이션을 통해서는 신호동기의 실현과 함께 Egress 출력에서의 MTIE와 TDEV 특성과 첨두치 지터를 얻었다.

• 대한전자공학회논문지SD
• /
• 제38권6호
• /
• pp.446-455
• /
• 2001

본 논문은 GPS 수신기를 이용한 정밀 동기 클록 발생기의 PLD 구현에 관한 것이다. GPS 수신기에서는 동기화 된 IPPS 신호를 발생하는데, 이를 이용하여 시각동기와 클록 보정 등을 행할 수 있다. 본 연구에서는 저가격의 오실레이터로부터 높은 정확도의 클록을 발생시킬 수 있는 DPLL 구조의 정밀 동기 클록 발생기를 ALTERA FLEX EPM6016TC144-3 PLD를 이용하여 구현하였다. 이를 이용하여 GPS 수신기를 함께 이용하여 높은 정밀도를 가지며 동기화 된 1MHz 클록을 발생시키는 하드웨어를 설계하고 구현한다.

• 한국정보통신학회논문지
• /
• 제21권5호
• /
• pp.893-898
• /
• 2017

카운터 타입의 시간-디지털 변환기를 공급전압 1.5volts에서 $0.18{\mu}mCMOS$ 공정을 이용하여 설계하였다. 일반적인 시간-디지털 변환기에서는 클록의 주기가 $T_{CK}$일 때, 시작신호와 클록의 시간차에 의해 최대 $T_{CK}$의 변환 에러가 발생한다. 그리고 멈춤신호와 클록의 시간차로 인해 -$T_{CK}$의 에러가 발생한다. 그러나 본 논문에서 제안한 시간-디지털 변환기는 이러한 단점을 보완하기 위해 클록은 시작신호 및 멈춤신호와 동기화하여 회로 내에서 생성되도록 설계하였다. 설계된 시간-디지털 변환기에서 시작신호와 클록의 시간차에 의한 변환에러는 발생하지 않으며, 멈춤신호에 의한 변환에러의 크기는 (1/2)$T_{CK}$로 감소된다.

• Journal of Power Electronics
• /
• 제19권6호
• /
• pp.1582-1590
• /
• 2019

A new method for reducing the common-mode current generated by the voltage variations in a two-inverter air conditioner system by applying a synchronized pulse-width modulation (PWM) strategy is proposed. The PWM signals of the master-mode inverter are generated based on the reference voltage, while those of the slave-mode inverter are output in the opposite direction when the master-mode inverter changes its switching state. However, the slave-mode control results in a mismatch between the reference voltage and the actual output voltage that is modified by synchronized control operation. The proposed method is capable of reducing and controlling this voltage error by performing signal selection in the vector space of the slave-mode inverter, which mitigates the distortion of the phase current. The efficacy of this method in reducing conducted emissions has been validated both theoretically and experimentally.

• 한국위성정보통신학회논문지
• /
• 제10권1호
• /
• pp.71-76
• /
• 2015

신호와 동기된 위성항법신호를 생성하기 위한 하드웨어 신호생성기를 구현한 후 실험을 통하여 성능을 분석하였다. GPS동기 항법신호생성기의 하드웨어 구현을 위하여 현재 GPS 위성과 동기된 시각정보 및 GPS위성에서 전송하고 있는 항법신호와 동일한 신호를 생성하기 위하여 GPS신호를 수신할 수 있는 혠 모듈을 Novatel사의 OEMStar를 이용하였다.GPS 동기 신호를 생성하기 위하여 GPS 동기 항법 신호 생성기에서 GPS 수신모듈에서 제공되는 클럭정보를 이용하여 기준 클럭을 조절하였으며 또한 신호 생성기 내부의 하드웨어의 지연을 고려하여 GPS 신호를 생성했다. 본 논문에서는 GPS 동기 항법신호 생성기의 성능을 측정하기 위하여 Live GPS 신호와 생성 신호간 신호절체를 통하여 수신기의 영향을 분석하였다. 실험을 통하여 Live GPS 신호에서 생성신호로 절체가 이루어지는 시점에서도 신호의 끊김없이 항법해가 생성되는 것을 확인하였다.

• 한국전자통신학회논문지
• /
• 제7권6호
• /
• pp.1301-1308
• /
• 2012

본 논문에서는 ADCL(adiabatic dynamic CMOS logic) buffer를 이용한 단열 논리회로용 AC 전원과 동기화된 저전력 클럭 발생기를 제안한다. CMOS 논리회로의 전력 손실을 줄이고 ADCL의 저전력 동작을 위해서, 논리회로의 clock 신호는 AC 전원 신호와 동기화 되어야 한다. 설계된 Schmitt trigger 회로와 ADCL buffer를 사용한 ADCL 주파수 분주기를 이용하여 AC 신호와 단열동작을 위한 clock 신호가 발생된다. 제안된 저전력 클럭 발생기의 소비전력은 3kHz와 10MHz에서 각각 1.181uW와 37.42uW으로 시뮬레이션에서 확인하였다.

• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.178-185
• /
• 2020

본 논문에서는 미래 LAN 기반 디지털 변전소 보호를 위하여 정밀 시각동기 기반 동기 샘플링 구조를 적용한 계통 구성 IED(Intelligent Electronic Device)의 HW/SW 플랫폼을 제안하였다. 제안한 플랫폼은 전력계통 자동화를 위한 표준인 IEC 61850 프로토콜 및 IED 간 정밀 시각동기를 위한 IEEE 1588 Precision time protocol 통합 소프트웨어가 적용되었으며, Synchronized reference signal을 이용한 IED 간 동기 샘플링 구조를 적용하였다. 이는 미래 IEC 61850 기반 디지털 변전소에 적용될 네트워크 기반 데이터 송수신 환경에서 IED 간 동기 측정된 계전 데이터를 제공하게 함으로써, 네트워크 기반 분산 측정 데이터를 이용한 새로운 보호 및 제어방식을 적용할 수 있는 토대를 제공할 것으로 기대된다. 제시한 플랫폼 기술의 타당성 및 성능을 측정하기 위하여 TMDXIDK572 멀티코어/멀티프로세서 EVM(Evaluation Module)을 기반으로 구현하였으며, 성능 시험 환경을 구성하여 제시한 플랫폼의 시각동기 성능 및 동기 샘플링 기능의 동작을 확인하였다.