• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.1
• /
• pp.271-275
• /
• 2004

A fast switching thyristor with a superior trade-off property between the on-state voltage drop and the turn-off time could be fabricated by the proton irradiation method. After fabricating symmetric thyristor dies with a voltage rating of 1,600V from $350{\mu}m$ thickness of $60{\Omega}cm$ NTD-Si wafer and $200{\mu}m$ width of N-base drift layer, the local carrier lifetime control by the proton irradiation was performed with help of the HI-13 tandem accelerator in China. The thyristor samples irradiated with 4.7MeV proton beam showed a superior trade-off relationship of $V_{TM}=1.55V\;and\;t_q=15{\mu}s$ attributed to a very narrow layer of short carrier lifetime(${\sim}1{\mu}s$) in the middle of its N-base drift region. To explain the small increase of $V_{TM}$, we will introduce the effect of carrier compensation by the diffusion current at the low carrier lifetime region.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2012년도 전력전자학술대회 논문집
• /
• pp.379-380
• /
• 2012

A bidirectional full-bridge CLLC resonant converter using a digital control method is proposed for a LVDC power distribution system. This converter can operate under high power conversion efficiency since the CLLC resonant network has soft switching capability for primary switches and output rectifiers. In addition, the power conversion efficiency of any directions is exactly the same as each other because of the symmetric structure of the converter. Intelligent digital control methods are proposed to regulate output voltage under any power flow directions. A 5kW prototype converter was designed for a high-frequency galvanic isolation of 380V dc buses using a digital signal processor to verify the performance of the proposed topology and algorithms.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 C
• /
• pp.1549-1551
• /
• 2002

현재 게이트 길이가 100nm 이하의 MOSFET 소자를 구현할 때 가장 대두되는 문제인 short channel effect를 억제하는 방법으로 제안된 소자 중 하나가 double gate (DG) silicon-on-insulator (SOI) MOSFET이다. 그러나 DG SOI MOSFET는 두 게이트간의 align과 threshold voltage control 문제가 있다. 본 논문에서는 DG SOI MOSFET에서 이상적으로 게이트가 align된 구조와 back 게이트가 front 게이트보다 긴 non-align된 구조가 subthreshold 동작 영역에서 impact ionization에 미치는 영향에 대해 시뮬레이션을 통하여 비교 분석하였다. 그 결과 게이트가 이상적으로 align된 구조보다 back 게이트가 front 게이트보다 긴 non-align된 구조가 게이트와 드레인이 overlap된 영역에서 impact ionization이 증가하였으며 게이트가 각각 n+ 폴리실리콘과 p+ 폴리실리콘을 가진 소자에서 두 게이트가 같은 work function을 가진 소자보다 높은 impact generation rate을 가짐을 알 수 있었다.

• Journal of Power Electronics
• /
• 제16권6호
• /
• pp.2067-2075
• /
• 2016

Cascaded H-bridge multilevel inverters are currently used because it enables the integration of various sources, such as batteries, ultracapacitors, photovoltaic array and fuel cells in a single system. Conventional modulation schemes for multilevel inverters have concentrated mainly on the generation of a low harmonic output voltage, which results in less effective utilization of connected sources. Less effective utilization leads to a difference in the charging/discharging of sources, causing unsteady voltages over a long period of operation and a reduction in the lifetime of the sources. Hence, a charge balance control scheme has to be incorporated along with the modulation scheme to overcome these issues. In this paper, a new approach for charge balancing in symmetric cascaded H-bridge multilevel inverter that enables almost 100% charge balancing of sources is presented. The proposed method achieves charge balancing without any additional stages or complex circuit or considerable computational requirement. The validity of the proposed method is verified through simulation and experiments.

• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.163-168
• /
• 2015

본 연구에서는 10 nm이하 채널길이를 갖는 비대칭 이중게이트 MOSFET의 하단 게이트 전압에 대한 터널링 전류(tunneling current)의 변화에 대하여 분석하고자한다. 단채널 효과를 감소시키기 위하여 개발된 다중게이트 MOSFET중에 비대칭 이중게이트 MOSFET는 채널전류를 제어할 수 있는 요소가 대칭형의 경우보다 증가하는 장점을 지니고 있다. 그러나 10nm 이하 채널길이를 갖는 비대칭 이중게이트 MOSFET의 경우, 터널링 전류에 의한 차단전류의 증가는 필연적이다. 본 연구에서는 차단전류 중에 터널링 전류의 비율을 계산함으로써 단채널에서 발생하는 터널링 전류의 영향을 관찰하고자 한다. 포아송방정식을 이용하여 구한 해석학적 전위분포와 WKB(Wentzel-Kramers-Brillouin) 근사를 이용하여 터널링 전류를 구하였다. 결과적으로 10 nm이하의 채널길이를 갖는 비대칭 이중게이트 MOSFET에서는 하단 게이트 전압에 의하여 터널링 전류가 크게 변화하는 것을 알 수 있었다. 특히 채널길이, 상하단 산화막 두께 그리고 채널두께 등에 따라 매우 큰 변화를 보이고 있었다.

• 한국융합학회논문지
• /
• 제13권3호
• /
• pp.191-196
• /
• 2022

내연기관 자동차 히터는 연소과정 중에 발생하는 엔진 열을 이용하므로 열원이 추가로 필요치 않지만, 배터리로부터 동력원을 얻는 전기자동차용 히터는 별도의 전열 장치가 요구된다. 지금까지 개발된 전기차용 히터 중에서 냉매를 이용하는 고전압 히터는 효율이 높고 작동 온도 범위가 넓은 장점이 있다. 고전압 히터 내부의 냉각수 유로의 형상은 열교환 성능을 크게 좌우하므로 히터 개발 시 유로 설계는 기술적으로 매우 중요하다. 본 논문에서는 대칭형 서펜타인 유로를 갖는 7kW급 고전압 히터의 유로 형상 설계를 위해 고전압 열유동 시뮬레이션을 수행하였다. 해석결과로부터 입출구간 차압과 차온 및 유로에서의 유동 균일도를 계산하여 히터의 성능을 평가하였다. 도출된 대칭형 서펜타인 유로 설계안은 기존 평행 서펜타인 비해 차압은 높지만, 열교환 성능은 비등하며 저온부가 비교적 넓게 존재하여 제어 회로의 설치 공간으로 활용할 수 있다는 장점이 있다.

• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.156-162
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 산화막두께, 채널도핑농도 그리고 상하단 게이트 전압 등과 같은 소자 파라미터에 따른 전도중심 및 전자농도가 문턱전압이하 스윙에 미치는 영향을 분석하고자 한다. 비대칭 이중게이트 MOSFET는 대칭구조와 비교하면 상하단 게이트 산화막의 두께 및 게이트 전압을 각각 달리 설정할 수 있으므로 단채널효과를 제어할 수 있는 요소가 증가하는 장점을 가지고 있다. 그러므로 상하단 산화막두께 및 게이트 전압에 따른 전도중심 및 전자분포의 변화를 분석하여 심각한 단채널효과인 문턱전압이하 스윙 값의 저하 현상을 감소시킬 수 있는 최적의 조건을 구하고자 한다. 문턱전압이하 스윙의 해석학적 모델을 유도하기 위하여 포아송방정식을 이용하여 전위분포의 해석학적 모델을 구하였다. 결과적으로 소자 파라미터에 따라 전도중심 및 전자농도가 크게 변화하였으며 문턱전압이하 스윙은 상하단 전도중심 및 전자농도에 의하여 큰 영향을 받는 것을 알 수 있었다.

• Journal of Biosystems Engineering
• /
• 제31권3호
• /
• pp.146-152
• /
• 2006

Most upland in Korea have irregular field shapes. Boom sprayers working alone winding row will show considerable differences of spraying amount per unit area between left and right booms. If flow rates of both booms are equal. This phenomenon becomes significant as steering radius of sprayer decreases. This study was performed to seek a method which reduce the difference of the spray amount between left, right and center booms while spraying along curvy rows. A flow rate control method for keeping application rate of each boom section constant was proposed and experimentally proved using a boom sprayer attached to a cultivating tractor. The flow rate control device was composed of 3 ball valves and a rotary angle sensor. The rotary angle sensor showed a symmetric voltage output with respect to steering radius. The spray overlapping was happened in a boom nearby the steering center when steering radius of the sprayer was less than 5.2 m. Flow rates for left, right and center booms were regulated using ball valves based on the steering radius and spraying areas ration of right/left boom. The Maximum spraying area ratio ($S_{LR}$) of left to right boom section was 1:3.6 at the steering radius of 5.2 m. However, The Maximum achieved right and left spraying flow ratio was 1:2.7.

• 한국초전도ㆍ저온공학회논문지
• /
• 제10권4호
• /
• pp.23-28
• /
• 2008

As a part of the plasma control system (PCS) for the first plasma campaign of KSTAR, seven sets of fast feedback control loop for the superconducting poloidal field magnet power supply (PF MPS) have been implemented. A special real-time digital communication interface has been developed for the simultaneous exchanges of the current/voltage data from the 7 sets of 12-thyristor power supplies in a 200 microsecond control cycle. Preliminary power supply tests have been performed before actual cooldown of the device. A $29mH/50m{\Omega}$ solenoid dummy has been fabricated for a series of single power supply tests. Connectivity and response speed of the plasma control system have been verified. By changing hardware cabling, this load was also used to estimate mutual inductance coupling effects of two geometrically adjacent solenoid coils on each power supply. After the cooldown was complete, each pair of the up/down symmetric PF coils has been serially connected and tested as part of the device commissioning process. Bipolar operation and longer pulse attempts have been investigated. The responses of the coils and power supplies corresponding to the plasma magnetic controls in plasma discharges are also analyzed for the future upgrades.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권4호
• /
• pp.331-341
• /
• 2013

In the present work, the effect of the gate-to-drain capacitance ($C_{gd}$) on the noise performance of a symmetric tied-gate $In_{0.52}Al_{0.48}As/In_{0.53}Ga_{0.47}As$ double-gate HEMT is studied using an accurate charge control based approach. An analytical expression for the gate-to-drain capacitance is obtained. In terms of the intrinsic noise sources and the admittance parameters ($Y_{11}$ and $Y_{21}$ which are obtained incorporating the effect of $C_{gd}$), the various noise performance parameters including the Minimum noise figure and the Minimum Noise Temperature are evaluated. The inclusion of gate-to-drain capacitance is observed to cause significant reduction in the Minimum Noise figure and Minimum Noise Temperature especially at low values of drain voltage, thereby, predicting better noise performance for the device.