JSTS:Journal of Semiconductor Technology and Science
/
제5권3호
/
pp.159-167
/
2005
Quantization effects (QEs), which manifests when the device dimensions are comparable to the de Brogile wavelength, are becoming common physical phenomena in the present micro-/nanometer technology era. While most novel devices take advantage of QEs to achieve fast switching speed, miniature size and extremely small power consumption, the mainstream CMOS devices (with the exception of EEPROMs) are generally suffering in performance from these effects. In this paper, an analytical model accounting for the QEs and poly-depletion effects (PDEs) at the silicon (Si)/dielectric interface describing the capacitance-voltage (C-V) and current-voltage (I-V) characteristics of MOS devices with thin oxides is developed. It is also applicable to multi-layer gate-stack structures, since a general procedure is used for calculating the quantum inversion charge density. Using this inversion charge density, device characteristics are obtained. Also solutions for C-V can be quickly obtained without computational burden of solving over a physical grid. We conclude with comparison of the results obtained with our model and those obtained by self-consistent solution of the $Schr{\ddot{o}}dinger$ and Poisson equations and simulations reported previously in the literature. A good agreement was observed between them.
본 논문에서는 WCDMA LCR-TDD 시스템에서 멀티레벨 제어 신호 방식을 적용한 하향 링크 ARQ-TSTD (ARQ-aided Time Switched Transmit Diversity)의 성능을 계산한다. 제안된 ARQ-TSTD는 멀티레벨 제어 선호 방식을 적용하여 수신측이 에러체크를 수행한 후 송신측으로 기존의 응답신호 (ACK or NACK or 신호) 이외에 NACK2 선호를 정의하고 이를 피드백한다. 송신측은 NACK2 신호를 본 논문에서 제안한 전송지연과 다중사용자 스케줄링 방식을 적용하는데 활용한다. 시뮬레이션 결과는 3km/h의 이동국 속도에서 프레임 오류 확률 (Frame Error Rate)이 10%일 때 5개 서브프레임 전송지연 방식, 2명의 사용자 스케줄링 방식이 각각 약 1.3dB, 약1.4dB의 성능향상이 있었다. 그리고 Eb/N0=-3dB에서 각각 약 14% 11.5%의 수율 성능 이득이 있었다.
JSTS:Journal of Semiconductor Technology and Science
/
제9권1호
/
pp.1-7
/
2009
This paper describes design of high energy efficiency 32 bit parallel processor core using instruction-levels data gating and dynamic voltage scaling (DVS) techniques. We present instruction-levels data gating technique. We can control activation and switching activity of the function units in the proposed data technique. We present instruction-levels DVS technique without using DC-DC converter and voltage scheduler controlled by the operation system. We can control powers of the function units in the proposed DVS technique. The proposed instruction-levels DVS technique has the simple architecture than complicated DVS which is DC-DC converter and voltage scheduler controlled by the operation system and a hardware implementation is very easy. But, the energy efficiency of the proposed instruction-levels DVS technique having dual-power supply is similar to the complicated DVS which is DC-DC converter and voltage scheduler controlled by the operation system. We simulate the circuit simulation for running test program using Spectra. We selected reduced power supply to 0.667 times of the supplied power supply. The energy efficiency of the proposed 32 bit parallel processor core using instruction-levels data gating and DVS techniques can improve about 88.4% than that of the 32 bit parallel processor core without using those. The designed high energy efficiency 32 bit parallel processor core can utilize as the coprocessor processing massive data at high speed.
Certainly, we are living in a true mobile society. At the end of 2014, approximately 40million 560thousand people are subscribed to smartphone services in Korea, using more than 2000MB of mobile data per a person. The use of smartphone is expected to increase. Moreover, smartphone moves toward becoming a requisite for modern people. Under the circumstances, high-speed communication services such as LTE provide high quality services anywhere and anytime and, furthermore, the development of high performances of the application makes the life patterns of modern people link directly to smartphone. Almost every day, new creative services are being introduced and the demands of on-line streaming services such as high-performance game and YouTube are increasing day after day. However, although smartphones are getting smarter and high quality services are rapidly growing, consumers still complain about the insufficient usage time caused by the capacity of batteries. In order to solve this problem, this thesis suggests EDLC(Electric Double-Layer Capacitor) uses as a supplemental power supply to keep the continuity of work while switching batteries. Through this approach, the running time of smartphone becomes longer as the number of batteries without power off and the purpose of this study is to maximize the convenience of using smartphone by eliminating the initialization of memories and the loss of time of rebooting while batteries are switched.
Non-volatile memories using ferroelectric-gate field-effect transistors (Fe-FETs) with a metal/ferroelectric/semiconductor gate stack (MFS-FETs) make non-destructive read operation possible. In addition, they also have features such as high switching speed, non-volatility, radiation tolerance, and high density. However, the interface reaction between ferroelectric materials and Si substrates, i.e. generation of mobile ions and short retention, make it difficult to obtain a good ferroelectric/Si interface in an MFS-FET's gate. To overcome these difficulties, Fe-FETs with a metal/ferroelectric/insulator/semiconductor gate stack (MFIS-FETs) have been proposed, where insulator as a buffer layer is inserted between ferroelectric materials and Si substrates. We prepared $SrBi_2Ta_2O_9$ (SBT) film as a ferroelectric layer and $LaZrO_x$ (LZO) film as a buffer layer on p-type (100) silicon wafer for making the MFIS-FET devices. For definition of source and drain region, phosphosilicate glass (PSG) thin film was used as a doping source of phosphorus (P). Ultimately, the n-channel ferroelectric-gate FET using the SBT/LZO/Si Structure is fabricated. To examine the ferroelectric effect of the fabricated Fe-FETs, drain current ($I_d$) versus gate voltage ($V_g$) characteristics in logarithmic scale was measured. Also, drain current ($I_d$) versus drain voltage ($V_d$) characteristics of the fabricated SBT/LZO/Si MFIS-FETs was measured according to the gate voltage variation.
발전설비의 대형화로 인하여 전력절감 문제가 크게 대두되었고, 팬이나 펌프를 부하 변화에 따라 속도제어하므로써 전기 에너지를 절약 할 수 있다. 1MVA급 단위 인버터 2대를 병렬 운전하여 대용량 2MVA GTO 인버터를 구현하였으며, 단위 인버터의 병렬 운전은 2대의 출력변압기 2차측 결선을 직렬 연결하여 구현하였다. 개발된 시스템은 제어반, 정류기반, 2대의 인버터반으로 구성되어 있으며, 이 시스템은 한국전력공사 성인천복합화력발전처 해수펌프 구동 유도전동기(6.6KV 1500KW)에 적용되어 전력절감에 기여하고 있다. 또 단위 인버터가 상호 180$^{\circ}$위상차를 갖도록 병렬 운전하므로써 고조파 성분을 저감시키면서 대용량을 구현하였다.
본 논문은 인버터 AC 스폿용접시스템의 용접시간을 최소화하기 위한 방법에 관한 것이다. 기존의 SCR 회로방식을 이용한 스폿용접시스템의 경우 제어속도가 느리고 전류제어가 정밀하지 않다. 따라서 최근에는 인버터를 이용한 용접시스템이 점차 증가하고 있다. 2차전지의 전극과 같은 박판을 용접해야 하는 경우에는 용접시간이 수 [ms] 정도로 짧아야 한다. 수 [ms] 정도로 용접시간을 최소화하면서 수 천 [A]에 달하는 대전류를 흘리기 위해서 일반적으로 수십개의 스위칭 소자들을 병렬로 연결하여 사용하기도 한다. 본 논문에서는 단지 4개의 IGBT로 구성된 인버터와 60[Hz] 변압기만으로 수 [ms] 대의 용접이 가능한 비용절감형 용접시스템을 제안하고 특성을 분석하였다. 그리고 실험을 통하여 타당성과 효용성을 입증하였다.
본 연구는 탄성 지지된 두 원기둥이 병렬로 배열되어 있을 때의 유력 진동 특성을 실험적으로 연구한 것이다. 구체적으로 2 원기둥의 각 간격(L/D, L:2 원기둥의 최단 거리, D:원기둥 직경)에서의 유속 변화에 따른 유력 진동 특성을 조사했다. 그리고 원기둥의 유력 진동 발생 메커니즘을 규명하기 위해 강제 진동 장치로 유력 진동을 정확히 재현한 가시화 실험을 하여 원기둥 주변의 흐름 패턴을 조사했다. 그 결과, 병렬 배열된 2 원기둥 사이의 스위칭 플로우의 변화에 따라 유력 진동 특성도 4 개의 패턴으로 변하는 것을 알 수 있었다. 그리고 직렬, 대각선, 병렬 배열된 2 원기둥 중에서 가장 유력 진동이 발생하기 쉬운 배열은 병렬 배열임을 본 연구를 통해 알 수 있었다.
온라인 쇼핑몰에 대한 관심이 높아지면서 다양한 연구가 진행되어 왔다. 그러나 대부분의 연구들은 인터넷의 특성을 고려하지 않은 채 오프라인 시장의 서비스품질 측정 도구를 그대로 적용하고 있다. 이에 본 연구에서는 기존 상거래에서처럼 환경적인 요소도 고객만족에 영향을 미치는 요인으로 고려하여 시스템품질로 규정하고, 서비스품질과 더불어 고객만족과의 관계를 파악하는 것이 중요하다고 보았다. 즉, 시스템품질과 서비스품질 중 어느 품질 요인이 고객만족에 더 많은 영향을 미치는지를 살펴보고, 시스템품질 요인과 서비스품질 요인과 고객만족 요인인 타인에게 적극적으로 쇼핑몰을 추천하는 애호도와 전환성과 어떤 관계가 있는지를 살펴본 후 이에 따라 고령친화용품을 중심으로 다양한 고객의 욕구를 충족시키는데 필요한 품질전략을 제시하고자 하였다.
본 논문은 게이트웨어로 연결된 대규모 회선 교환망에서 유${\cdot}$무선 가입자에게 서비스를 제공하는 라우팅프로토콜을 제안하고 성능을 평가하였다. 대규모 망은 다수의 서브네트웨크로 구성되어 있으며, 서브네트웨크는 $M{\times}N$ 노드들이 격자 구조로 연결되어 있다. 무선 수신 가입자에 대한 호가 발생할 경우, 기존 프로토콜에 의하면, 전체 망에 대하여 검색하여 수신 가입자를 찾는다. 그 결과, 많은 잉여 패킷이 발생되고, 호 처리가 지연된다. 따라서, 새롭게 제안된 라우팅 프로토콜은 우선, 자신의 서브네트워크에서 무선 수신 가입자를 찾고, 없는 경우에 전체 망에서 찾는다. 성능평가결과 제안된 프로토콜의 성능이 기존 프로토콜의 성능보다 우수한 것으로 나타났다.
본 웹사이트에 게시된 이메일 주소가 전자우편 수집 프로그램이나
그 밖의 기술적 장치를 이용하여 무단으로 수집되는 것을 거부하며,
이를 위반시 정보통신망법에 의해 형사 처벌됨을 유념하시기 바랍니다.
[게시일 2004년 10월 1일]
이용약관
제 1 장 총칙
제 1 조 (목적)
이 이용약관은 KoreaScience 홈페이지(이하 “당 사이트”)에서 제공하는 인터넷 서비스(이하 '서비스')의 가입조건 및 이용에 관한 제반 사항과 기타 필요한 사항을 구체적으로 규정함을 목적으로 합니다.
제 2 조 (용어의 정의)
① "이용자"라 함은 당 사이트에 접속하여 이 약관에 따라 당 사이트가 제공하는 서비스를 받는 회원 및 비회원을
말합니다.
② "회원"이라 함은 서비스를 이용하기 위하여 당 사이트에 개인정보를 제공하여 아이디(ID)와 비밀번호를 부여
받은 자를 말합니다.
③ "회원 아이디(ID)"라 함은 회원의 식별 및 서비스 이용을 위하여 자신이 선정한 문자 및 숫자의 조합을
말합니다.
④ "비밀번호(패스워드)"라 함은 회원이 자신의 비밀보호를 위하여 선정한 문자 및 숫자의 조합을 말합니다.
제 3 조 (이용약관의 효력 및 변경)
① 이 약관은 당 사이트에 게시하거나 기타의 방법으로 회원에게 공지함으로써 효력이 발생합니다.
② 당 사이트는 이 약관을 개정할 경우에 적용일자 및 개정사유를 명시하여 현행 약관과 함께 당 사이트의
초기화면에 그 적용일자 7일 이전부터 적용일자 전일까지 공지합니다. 다만, 회원에게 불리하게 약관내용을
변경하는 경우에는 최소한 30일 이상의 사전 유예기간을 두고 공지합니다. 이 경우 당 사이트는 개정 전
내용과 개정 후 내용을 명확하게 비교하여 이용자가 알기 쉽도록 표시합니다.
제 4 조(약관 외 준칙)
① 이 약관은 당 사이트가 제공하는 서비스에 관한 이용안내와 함께 적용됩니다.
② 이 약관에 명시되지 아니한 사항은 관계법령의 규정이 적용됩니다.
제 2 장 이용계약의 체결
제 5 조 (이용계약의 성립 등)
① 이용계약은 이용고객이 당 사이트가 정한 약관에 「동의합니다」를 선택하고, 당 사이트가 정한
온라인신청양식을 작성하여 서비스 이용을 신청한 후, 당 사이트가 이를 승낙함으로써 성립합니다.
② 제1항의 승낙은 당 사이트가 제공하는 과학기술정보검색, 맞춤정보, 서지정보 등 다른 서비스의 이용승낙을
포함합니다.
제 6 조 (회원가입)
서비스를 이용하고자 하는 고객은 당 사이트에서 정한 회원가입양식에 개인정보를 기재하여 가입을 하여야 합니다.
제 7 조 (개인정보의 보호 및 사용)
당 사이트는 관계법령이 정하는 바에 따라 회원 등록정보를 포함한 회원의 개인정보를 보호하기 위해 노력합니다. 회원 개인정보의 보호 및 사용에 대해서는 관련법령 및 당 사이트의 개인정보 보호정책이 적용됩니다.
제 8 조 (이용 신청의 승낙과 제한)
① 당 사이트는 제6조의 규정에 의한 이용신청고객에 대하여 서비스 이용을 승낙합니다.
② 당 사이트는 아래사항에 해당하는 경우에 대해서 승낙하지 아니 합니다.
- 이용계약 신청서의 내용을 허위로 기재한 경우
- 기타 규정한 제반사항을 위반하며 신청하는 경우
제 9 조 (회원 ID 부여 및 변경 등)
① 당 사이트는 이용고객에 대하여 약관에 정하는 바에 따라 자신이 선정한 회원 ID를 부여합니다.
② 회원 ID는 원칙적으로 변경이 불가하며 부득이한 사유로 인하여 변경 하고자 하는 경우에는 해당 ID를
해지하고 재가입해야 합니다.
③ 기타 회원 개인정보 관리 및 변경 등에 관한 사항은 서비스별 안내에 정하는 바에 의합니다.
제 3 장 계약 당사자의 의무
제 10 조 (KISTI의 의무)
① 당 사이트는 이용고객이 희망한 서비스 제공 개시일에 특별한 사정이 없는 한 서비스를 이용할 수 있도록
하여야 합니다.
② 당 사이트는 개인정보 보호를 위해 보안시스템을 구축하며 개인정보 보호정책을 공시하고 준수합니다.
③ 당 사이트는 회원으로부터 제기되는 의견이나 불만이 정당하다고 객관적으로 인정될 경우에는 적절한 절차를
거쳐 즉시 처리하여야 합니다. 다만, 즉시 처리가 곤란한 경우는 회원에게 그 사유와 처리일정을 통보하여야
합니다.
제 11 조 (회원의 의무)
① 이용자는 회원가입 신청 또는 회원정보 변경 시 실명으로 모든 사항을 사실에 근거하여 작성하여야 하며,
허위 또는 타인의 정보를 등록할 경우 일체의 권리를 주장할 수 없습니다.
② 당 사이트가 관계법령 및 개인정보 보호정책에 의거하여 그 책임을 지는 경우를 제외하고 회원에게 부여된
ID의 비밀번호 관리소홀, 부정사용에 의하여 발생하는 모든 결과에 대한 책임은 회원에게 있습니다.
③ 회원은 당 사이트 및 제 3자의 지적 재산권을 침해해서는 안 됩니다.
제 4 장 서비스의 이용
제 12 조 (서비스 이용 시간)
① 서비스 이용은 당 사이트의 업무상 또는 기술상 특별한 지장이 없는 한 연중무휴, 1일 24시간 운영을
원칙으로 합니다. 단, 당 사이트는 시스템 정기점검, 증설 및 교체를 위해 당 사이트가 정한 날이나 시간에
서비스를 일시 중단할 수 있으며, 예정되어 있는 작업으로 인한 서비스 일시중단은 당 사이트 홈페이지를
통해 사전에 공지합니다.
② 당 사이트는 서비스를 특정범위로 분할하여 각 범위별로 이용가능시간을 별도로 지정할 수 있습니다. 다만
이 경우 그 내용을 공지합니다.
제 13 조 (홈페이지 저작권)
① NDSL에서 제공하는 모든 저작물의 저작권은 원저작자에게 있으며, KISTI는 복제/배포/전송권을 확보하고
있습니다.
② NDSL에서 제공하는 콘텐츠를 상업적 및 기타 영리목적으로 복제/배포/전송할 경우 사전에 KISTI의 허락을
받아야 합니다.
③ NDSL에서 제공하는 콘텐츠를 보도, 비평, 교육, 연구 등을 위하여 정당한 범위 안에서 공정한 관행에
합치되게 인용할 수 있습니다.
④ NDSL에서 제공하는 콘텐츠를 무단 복제, 전송, 배포 기타 저작권법에 위반되는 방법으로 이용할 경우
저작권법 제136조에 따라 5년 이하의 징역 또는 5천만 원 이하의 벌금에 처해질 수 있습니다.
제 14 조 (유료서비스)
① 당 사이트 및 협력기관이 정한 유료서비스(원문복사 등)는 별도로 정해진 바에 따르며, 변경사항은 시행 전에
당 사이트 홈페이지를 통하여 회원에게 공지합니다.
② 유료서비스를 이용하려는 회원은 정해진 요금체계에 따라 요금을 납부해야 합니다.
제 5 장 계약 해지 및 이용 제한
제 15 조 (계약 해지)
회원이 이용계약을 해지하고자 하는 때에는 [가입해지] 메뉴를 이용해 직접 해지해야 합니다.
제 16 조 (서비스 이용제한)
① 당 사이트는 회원이 서비스 이용내용에 있어서 본 약관 제 11조 내용을 위반하거나, 다음 각 호에 해당하는
경우 서비스 이용을 제한할 수 있습니다.
- 2년 이상 서비스를 이용한 적이 없는 경우
- 기타 정상적인 서비스 운영에 방해가 될 경우
② 상기 이용제한 규정에 따라 서비스를 이용하는 회원에게 서비스 이용에 대하여 별도 공지 없이 서비스 이용의
일시정지, 이용계약 해지 할 수 있습니다.
제 17 조 (전자우편주소 수집 금지)
회원은 전자우편주소 추출기 등을 이용하여 전자우편주소를 수집 또는 제3자에게 제공할 수 없습니다.
제 6 장 손해배상 및 기타사항
제 18 조 (손해배상)
당 사이트는 무료로 제공되는 서비스와 관련하여 회원에게 어떠한 손해가 발생하더라도 당 사이트가 고의 또는 과실로 인한 손해발생을 제외하고는 이에 대하여 책임을 부담하지 아니합니다.
제 19 조 (관할 법원)
서비스 이용으로 발생한 분쟁에 대해 소송이 제기되는 경우 민사 소송법상의 관할 법원에 제기합니다.
[부 칙]
1. (시행일) 이 약관은 2016년 9월 5일부터 적용되며, 종전 약관은 본 약관으로 대체되며, 개정된 약관의 적용일 이전 가입자도 개정된 약관의 적용을 받습니다.