• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.521-523
• /
• 2007

이 연구는 Sentaurus Process를 이용하여 실리콘(Si) 웨이퍼에 각각의 불순물들의 도핑 농도를 모의실험 하여 공정 방법과 순서, 온도, 깊이에 따른 도핑 농도의 변화를 나타내었다. 입력한 값에 대한 수치를 한눈에 알아 볼 수 있으며 공정이나 깊이, 도핑 농도에 따라 불순물의 집중도와 공정 방법에 따른 소자 특성의 변화를 한눈에 알아 볼 수 있어서 Sentaurus Process를 이용한 연구를 통해 우수한 소자를 개발하는데 도움이 되리라 본다. 이 연구에서는 공정 파라미터 값의 변화에 따른 도핑 분포를 Sentaurus Process 시뮬레이션을 통하여 관찰할 것이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.532-535
• /
• 2007

본 연구에서는 Sentaurus Process를 사용하여 NPN 바이폴라 트랜지스터(BJT)를 시뮬레이션 하였다. 많은 종류의 반도체 소자가 개발되고 있으나 가장 먼저 BJT가 개발되었으며 이후 계속적인 발전을 거듭하여 MOSFET와 함께 개발 발전되었다. BJT를 이용한 회로는 광범위하게 응용되고 있으며 BJT는 여전히 중요한 회로의 한 소자로 사용되고 있다. 뿐만 아니라 BJT는 MOSFET와 결합된 집적회로 기술의 응용분야에 사용되고 있다. 이는 BJT 특성들이 특별하게 설계된 많은 반도체 소자에서 자주 사용된다는 것을 의미한다. 본 연구에서는 그 중에서도 특성상 많이 사용되는 NPN BJT를 시뮬레이션 프로그램인 Sentaurus Process를 통하여 구조의 특성을 파악하고자 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.789-792
• /
• 2007

이 연구는 Sentaurus Device를 이용하여 여러 가지 캐리어 전송 모델에 대한 반도체의 구조적, 전기적, 열적 작용의 변화를 조절함으로써 공정과 설계를 보다 쉽게 개발하는데 도움이 되리라 본다. 즉, 여러 가지 캐리어 전송 모델들은 밀도구배 모델을 기반으로 확산작용과 유체역학, Monto Carlo 전송 모델로 각기 분류할 수 있다. 각각의 모델들은 필수적인 요소에 의존하여 서로 다른 형태로 나타내어 질 수 있다. 이 연구에서는 Sentaurus Device simulation을 통하여 여러 가지 형태의 캐리어 전송 모델의 변화를 시각적으로 관찰할 것이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권3호
• /
• pp.251-263
• /
• 2008

In this paper, we report an analytical modeling and 2-D Synopsys Sentaurus TCAD simulation of ion implanted silicon carbide MESFETs. The model has been developed to obtain the threshold voltage, drain-source current, intrinsic parameters such as, gate capacitance, drain-source resistance and transconductance considering different fabrication parameters such as ion dose, ion energy, ion range and annealing effect parameters. The model is useful in determining the ion implantation fabrication parameters from the optimization of the active implanted channel thickness for different ion doses resulting in the desired pinch off voltage needed for high drain current and high breakdown voltage. The drain current of approximately 10 A obtained from the analytical model agrees well with that of the Synopsys Sentaurus TCAD simulation and the breakdown voltage approximately 85 V obtained from the TCAD simulation agrees well with published experimental results. The gate-to-source capacitance and gate-to-drain capacitance, drain-source resistance and trans-conductance were studied to understand the device frequency response. Cut off and maximum frequencies of approximately 10 GHz and 29 GHz respectively were obtained from Sentaurus TCAD and verified by the Smith's chart.

• Journal of Power Electronics
• /
• 제16권2호
• /
• pp.778-785
• /
• 2016

An excess carrier lifetime extraction method is derived for physics-based insulated gate bipolar transistor (IGBT) models with consideration of the latest development in IGBT modeling. On the basis of the 2D mixed-mode Sentaurus simulation, the clamp turn-off test is simulated to obtain the tail current. The proposed excess carrier lifetime extraction method is then performed using the simulated data. The comparison between the extracted results and actual lifetime directly obtained from the numerical device model precisely demonstrates the accuracy of the proposed method.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.772-775
• /
• 2007

본 연구에서는 Sentaurus를 이용하여 전압의 변화에 따른 항복전압과 전류의 경계 조건을 나타내려고 한다. 다이오드는 순방향 일 때 전류가 흐르고, 역방향 일 때는 전류가 흐르지 않는다. 하지만 역전압을 계속 올리면 어느 순간에 갑자기 전류가 흐르게 되는데 이때 전압을 항복전압이라 하며 전류의 경계조건은 컬렉터 전류의 변화에 따라 다르게 표현된다. 본 연구에서는 Sentaurus 시뮬레이션 프로그램을 이용하여 항복 전압과 전류의 경계조건을 설계하고자 한다.

• 전자공학회논문지
• /
• 제51권7호
• /
• pp.71-81
• /
• 2014

본 논문에서는 삼차원 소자 시뮬레이터(Sentaurus)를 이용하여 tri-gate FinFET의 fin과 소스/드레인 구조의 변화에 따른 소자의 성능을 분석하였다. Fin의 구조가 사각형 구조에서 삼각형 구조로 변함에 따라, fin 단면의 전위 분포의 차이로 문턱 전압이 늘어나고, off-current가 72.23% 감소하고 gate 커패시턴스는 16.01% 감소하였다. 소스/드레인 epitaxy(epi) 구조 변화에 따른 성능을 분석하기 위해, epi를 fin 위에 성장시킨 경우(grown-on-fin)와 fin을 etch 시키고 성장시킨 경우(etched-fin)의 소자 성능을 비교했다. Fin과 소스/드레인 구조의 변화가 회로에 미치는 영향을 살펴보기 위해 Sentaurus의 mixed-mode 시뮬레이션 기능을 사용하여 3단 ring oscillator를 구현하여 시뮬레이션 하였고, energy-delay product를 계산하여 비교하였다. 삼각형 fin에 etched 소스/드레인 epi 구조의 소자가 가장 작은 ring oscillator delay와 energy-delay product을 보였다.

• EDISON SW 활용 경진대회 논문집
• /
• 제5회(2016년)
• /
• pp.344-346
• /
• 2016

본 논문에서는 3-stream model에 기반한 Dopant diffusion simulator를 사용하여 실리콘 기판 내부의 As이온의 확산을 시뮬레이션한 결과와 Dual-Pearson Analytic model에 기반하여 Ion implantation을 1-D doping simulation한 결과를 토대로 여러 공정 설계에서 diffusion simulator의 사용가능함을 확인하였다.

• 디지털콘텐츠학회 논문지
• /
• 제18권6호
• /
• pp.1193-1198
• /
• 2017

본 논문에서 개발된 IGBT 구조는 DC 송배전을 위한 고전력 스위치 반도체로서 사용되며, 빠른 스위칭 속도 및 개선된 항복전압 특성을 확보하여, 향후 신재생 장거리 DC 송전을 위한 중요한 전자 소자로서 이용될 것이 기대되고 있다. 새로운 타입의 차세대 전력 반도체로서, 스위칭 속도를 향상시키면서 동시에 항복 전압의 특성을 개선시켜, 전력 손실 특성을 줄이도록 설계되었고, 높은 전류 밀도의 장점을 동시에 획득 가능하다. 이러한 개선된 특성은 Planar IGBT의 N-drift 영역에 $SiO_2$를 추가로 도입함으로서 얻어지며, Sentaurus TCAD 시뮬레이션 툴을 사용하여, 비교 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.514-516
• /
• 2007

본 연구에서는 Sentaurus를 이용하여 FinFET를 구현 하고자 한다. 소자의 성능 향상과 누설 전류의 최소화를 지속하기 위해, 반도체 제조자들은 10nm 이하의 소자에 적용될수 있는 새로운 트랜지스터 구조를 연구 하기 시작했다. 가능성 있는 것 중의 하나인 FinFET가 몇년 전 California-Berkeley 대학에서 발표했는데, 상어 등지느러미 같이 생긴 높고 얇은 채널 모양을 이용하는 소자이다. 이러한 설계에서는 지느러미의 한면에 하나씩 두 개의 게이트가 사용되어 소자의 전환을 쉽게 해준다. FinFET는 이러한 구조 때문에 이중 게이트 MOSFET이 라고 불린다. CMOS소자는 수평 적으로 구성되지만, FinFET는 수직으로 구성되기 때문에 이러한 접근은 혁신적이다. 하지만 다른 이중게이트 구조와 달리, FinFET는 표준 CMOS공정에서 크게 벗어나지 않는다. 본 연구에서는 Sentaurus 시뮬레이션 프로그램을 이용하여 FinFET를 구현하고자 한다.