• 한국진공학회지
• /
• 제16권3호
• /
• pp.215-220
• /
• 2007

[ $Pt/SBT/Seed/Pt/Ti/SiO_2/Si$ ]의 구조로 $SBT(SrBi_2Ta_2O_9)$ 박막을 Self-seed layer를 사용하여 R.F. Magnetron sputter를 이용하여 증착을 하였다. Self-seed layer는 기판온도 RT(room temperature)와 $600^{\circ}C$에서 두께 30 nm으로 증착하였다. Self-seed layer의 결정화 온도를 알아보기 위해 열처리온도를 변화시켰고 이를 XRD를 통하여 결정화 유무를 확인하였다. Self-seed layer 위에 증착한 SBT를 XRD와 전기적 측정을 통해 특성을 관찰하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.204-205
• /
• 2007

Self-seed 층을 이용한 PLZT(9/65/35), 강유전체 박막을 Sol-Gel 법을 이용해 Pt/Ti/$SiO_2$/Si 기판 위에 증착한 후, Self-seed 층에 의한 PLZT(9/65/35) 박막의 구조적, 전기적 특성을 고찰하였다. Seed 층을 도입하지 않은 PLZT 박막의 경우 다결정 상으로 형성되는 것을 알 수 있었으며, seed 층을 도입한 PLZT 박막은 (110) 방향으로 우선 배향됨을 알 수 있었다. 증착된 PLZT(9/65/35) 박막의 유전율 및 유전손살은 10kHz에서 유전율 205, 유전손살 0.029 이었으며, Self-seed layer를 도입한 PLZT 박막의 경우 seed layer를 도입하지 않은 PLZT 박막보다 낮은 온도에서 결정화 되는 것을 관찰 할 수 있었다. Self-seed layer가 도입된 PLZT(9/65/35) 박막의 경우 잔류분극 ($P_r$) 값은 $9.1{\mu}C/cm^2$, 항전계($E_c$)는 47 kV/cm을 나타내었다.

• 한국세라믹학회:학술대회논문집
• /
• 한국세라믹학회 2003년도 추계총회 및 연구발표회 초록집
• /
• pp.96.1-96
• /
• 2003

• 한국재료학회지
• /
• 제17권9호
• /
• pp.469-474
• /
• 2007

Electroless deposition(ELD) was applied to fabricate Cu interconnections on a TaN diffusion barrier with Pd seed layer. The Pd seed layer was obtained by self-assembled monolayer method(SAM) with PDDA and PSS as surfactants. We were able to obtain about 10nm Pd nano particles as seeds for electroless Cu deposition and the density of Pd seeds was much higher than that of Pd seeds fabricated by conventional Pd sensitization-activation method. Also we were able to obtain finer Cu interconnections by ELD. Therefore we concluded that the Pd seed layer by SAM was able to be applied to form Cu interconnection by ELD for under 30nm feature.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.229-229
• /
• 2010

With the scaling down of ultra large integrated circuits (ULSI) to the sub-50 nm technology node, the need for an ultra-thin, continuous and conformal diffusion barrier and Cu seed layer is increasing. However, diffusion barrier and Cu seed layer formation with a physical vapor deposition (PVD) method has become difficult as the technology node is reduced to 30 nm and beyond. Recent work on self-forming barrier processes using PVD Cu alloys have attracted great attention due to the capability of conformal ultra-thin barrier formation using a simple technique. However, as in the case of the conventional barrier and Cu seed layer, PVD of the Cu alloy seed layer will eventually encounter the difficulty in conformal deposition in narrow line trenches and via holes. Atomic layer deposition (ALD) has been known for its good step coverage and precise thickness control, and is a candidate technique for the formation of a thin conformal barrier layer and Cu seed layer. Conformal Cu-Mn seed layers were deposited by plasma enhanced atomic layer deposition (PEALD) at low temperature ($120^{\circ}C$), and the Mn content in the Cu-Mn alloys were controlled form 0 to approximately 10 atomic percent with various Mn precursor feeding times. Resistivity of the Cu-Mn alloy films decreased by annealing due to out-diffusion of Mn atoms. Out-diffused Mn atoms were segregated to the surface of the film and interface between a Cu-Mn alloy and $SiO_2$, resulting in self-formed $MnO_x$ and $MnSi_xO_y$, respectively. No inter-diffusion was observed between Cu and $SiO_2$ after annealing at $500^{\circ}C$ for 12 h, indicating an excellent diffusion barrier property of the $MnSi_xO_y$. The adhesion between Cu and $SiO_2$ was enhanced by the formation of $MnSi_xO_y$. Continuous and conductive Cu-Mn seed layers were deposited with PEALD into 32 nm $SiO_2$ trench, enabling a low temperature process, and the trench was perfectly filled using electrochemical plating (ECD) under conventional conditions. Thus, it is the resultant self-forming barrier process with PEALD Cu-Mn alloy film as a seed layer for plating Cu that has further potential to meet the requirement of the smaller than 30 nm node.

• 한국광학회지
• /
• 제7권3호
• /
• pp.280-286
• /
• 1996

본 논문에서는 자기 전광 효과를 이용하여 광쌍안정을 갖는 새로운 형태의 도파로형 광변조기의 동작 특성에 관하여 논하였다. 제작된 소자는 전계의 세기에 따른 굴절률의 변화를 이용하는 위상 변조형 광변조기와 전기적 쌍안정성을 갖는 수광 소자가 병렬로 연결된 구조로 되어 있다. 광도파로층과 수광 소자의 흡수층은 GaAs/AlGaAs 다중 양자 우물층을 사용하였다. 수광 소자에 흡수되는 광의 세기에 따라 변하는 다이오드 전압은 도파로형 광변조기를 통과하는 광의 세기를 조절하며 SEED의 전기적 쌍안정을 이용하여 도파로형 광변조기의 광쌍안정을 얻을 수 있었다. 본 논문에서 제안된 광변조기는 기존의 도파로형 광변조기에 비해 낮은 입력광에서도 광안쌍정을 갖는 장점을 갖는다.

• 한국전기전자재료학회논문지
• /
• 제29권11호
• /
• pp.702-706
• /
• 2016

We demonstrated that self-separation FS-GaN (freestanding-GaN) was grown on MELO (maskless epitaxially lateral overgrowth) GaN template by horizontal HVPE (hydride vapor phase epitaxy). Before thick GaN grwoth, MELO GaN template was grown on patterned GaN template by MOCVD (metal organic chemical vapor deposition). The laterally overgrown GaN would consist of a continuous well coalesced layer. The mixed TDD (threading dislocation density) of seed and wing region were $8{\times}10^8cm^{-2}$ and $7{\times}10^7cm^{-2}$, respectively. After thick GaN grown by HVPE, the self-separation between thick GaN and sapphire substrate was generated at seed region. The regions of self-separation for FS-GaN and sapphire were observed by FE-SEM. Moreover, Raman results indicated that the compressive strain of seed and wing regions at FS-GaN substrate were slightly released compared to that of thick GaN grown on conventional GaN template. The optical properties of the FS-GaN substrate were examined by using PL (photoluminescence). The PL exhibited that donor bound exciton and donor acceptor pair were observed at low temperature. The effects on optical and structural properties of FS-GaN substrate have been discussed in detail.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.252.2-252.2
• /
• 2013

ZnO nanostructures have a lot of interest for decades due to its varied applications such as light-emitting devices, power generators, solar cells, and sensing devices etc. To get the high performance of these devices, the factors of nanostructure geometry, spacing, and alignment are important. So, Patterning of vertically- aligned ZnO nanowires are currently attractive. However, many of ZnO nanowire or nanorod fabrication methods are needs high temperature, such vapor phase transport process, metal-organic chemical vapor deposition (MOCVD), metal-organic vapor phase epitaxy, thermal evaporation, pulse laser deposition and thermal chemical vapor deposition. While hydrothermal process has great advantages-low temperature (less than $100^{\circ}C$), simple steps, short time consuming, without catalyst, and relatively ease to control than as mentioned various methods. In this work, we investigate the dependence of ZnO nanowire alignment and morphology on si substrate using of nanosphere template with various precursor concentration and components via hydrothermal process. The brief experimental scheme is as follow. First synthesized ZnO seed solution was spun coated on to cleaned Si substrate, and then annealed $350^{\circ}C$ for 1h in the furnace. Second, 200nm sized close-packed nanospheres were formed on the seed layer-coated substrate by using of gas-liquid-solid interfacial self-assembly method and drying in vaccum desicator for about a day to enhance the adhesion between seed layer and nanospheres. After that, zinc oxide nanowires were synthesized using a low temperature hydrothermal method based on alkali solution. The specimens were immersed upside down in the autoclave bath to prevent some precipitates which formed and covered on the surface. The hydrothermal conditions such as growth temperature, growth time, solution concentration, and additives are variously performed to optimize the morphologies of nanowire. To characterize the crystal structure of seed layer and nanowires, morphology, and optical properties, X-ray diffraction (XRD), field emission scanning electron microscopy (FE-SEM), Raman spectroscopy, and photoluminescence (PL) studies were investigated.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.189-190
• /
• 2011

Cu가 기존 배선물질인 Al을 대체함에 따라 resistance-capacitance (RC) delay나 electromigration (EM) 등의 문제들이 어느 정도 해결되었다. 그러나 지속적인 배선 폭의 감소로 배선의 저항 증가, EM 현상 강화 그리고 stability 악화 등의 문제가 지속적으로 야기되고 있다. 이를 해결하기 위한 방법으로 Cu alloy seed layer를 이용한 barrier 자가형성 공정에 대한 연구를 진행하였다. 이 공정은 Cu 합금을 seed layer로 사용하여 도금을 한 후 열처리를 통해 SiO2와의 계면에서 barrier를 자가 형성시키는 공정이다. 이 공정은 매우 균일하고 얇은 barrier를 형성할 수 있고 별도의 barrier와 glue layer를 형성하지 않아 seed layer를 위한 공간을 추가로 확보할 수 있는 장점을 가지고 있다. 또한, via bottom에 barrier가 형성되지 않아 배선 전체 저항을 급격히 낮출 수 있다. 합금 물질로는 초기 Al이나 Mg에 대한 연구가 진행되었으나, 낮은 oxide formation energy로 인해 SiO2에 과도한 손상을 주는 문제점이 제기되었다. 최근 Mn을 합금 물질로 사용한 안정적인 barrier 형성 공정이 보고 되고 있다. 하지만, barrier 형성을 하기 위해 300도 이상의 열처리 온도가 필요하고 열처리 시간 또한 긴 단점이 있다. 본 실험에서는 co-sputtering system을 사용하여 Cu-V 합금을 형성하였고, barrier를 자가 형성을 위해 300도에서 500도까지 열처리 온도를 변화시키며 1시간 동안 열처리를 실시하였다. Cu-V 공정 조건 확립을 위해 AFM, XRD, 4-point probe system을 이용하여 표면 거칠기, 결정성과 비저항을 평가하였다. Cu-V 박막 내 V의 함량은 V target의 plasma power density를 변화시켜 조절 하였으며 XPS를 통해 분석하였다. 열처리 후 시편의 단면을 TEM으로 분석하여 Cu-V 박막과 SiO2 사이에 interlayer가 형성된 것을 확인 하였으며 EDS를 이용한 element mapping을 통해 Cu-V 내 V의 거동과 interlayer의 성분을 확인하였다. PVD Cu-V 박막은 기판 온도에 큰 영향을 받았고, 200 도 이상에서는 Cu의 높은 표면에너지에 의한 agglomeration 현상으로 거친 표면을 가지는 박막이 형성되었다. 7.61 at.%의 V함량을 가지는 Cu-V 박막을 300도에서 1시간 열처리 한 결과 4.5 nm의 V based oxide interlayer가 형성된 것을 확인하였다. 열처리에 의해 Cu-V 박막 내 V은 SiO2와의 계면과 박막 표면으로 확산하며 oxide를 형성했으며 Cu-V 박막 내 V 함량은 줄어들었다. 300, 400, 500도에서 열처리 한 결과 동일 조성과 열처리 온도에서 Cu-Mn에 의해 형성된 interlayer의 두께 보다 두껍게 성장 했다. 이는 V의 oxide formation nergyrk Mn 보다 작으므로 SiO2와의 계면에서 산화막 형성이 쉽기 때문으로 판단된다. 또한, V+5 이온 반경이 Mn+2 이온 반경보다 작아 oxide 내부에서 확산이 용이하며 oxide 박막 내에 여기되는 전기장이 더 큰 산화수를 가지는 V의 경우 더 크기 때문으로 판단된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.256-256
• /
• 2012

Cu가 기존 배선물질인 Al을 대체함에 따라 resistance-capacitance delay와 electromigration (EM) 등의 문제들이 어느 정도 해결되었다. 그러나 지속적인 배선 폭의 감소로 배선의 저항 증가, EM 현상 강화 그리고 stability 악화 등의 문제가 지속적으로 야기되고 있다. 이를 해결하기 위한 방법으로 Cu alloy seed layer를 이용한 barrier 자가형성 공정에 대한 연구를 진행하였다. 이 공정은 Cu 합금을 seed layer로 사용하여 도금을 한 후 열처리를 통해 $SiO_2$와의 계면에서 barrier를 자가 형성시키는 공정이다. 이 공정은 매우 균일하고 얇은 barrier를 형성할 수 있고 별도의 barrier와 glue layer를 형성하지 않아 seed layer를 위한 공간을 추가로 확보할 수 있는 장점을 가지고 있다. 또한, via bottom에 barrier가 형성되지 않아 배선 전체 저항을 급격히 낮출 수 있다. 합금 물질로는 초기 Al이나 Mg에 대한 연구가 진행되었으나, 낮은 oxide formation energy로 인해 SiO2에 과도한 손상을 주는 문제점이 제기되었다. 최근 Mn을 합금 물질로 사용한 안정적인 barrier 형성 공정이 보고 되고 있다. 하지만, barrier 형성을 하기 위해 300도 이상의 열처리 온도가 필요하고 열처리 시간 또한 긴 단점이 있다. 본 실험에서는 co-sputtering system을 사용하여 Cu-V 합금을 형성하였고, barrier를 자가 형성을 위해 300도에서 500도까지 열처리 온도를 변화시키며 1시간 동안 열처리를 실시하였다. Cu-V 공정 조건 확립을 위해 AFM, XRD, 4-point probe system을 이용하여 표면 거칠기, 결정성과 비저항을 평가하였다. Cu-V 박막 내 V의 함량은 V target의 plasma power density를 변화시켜 조절 하였으며 XPS를 통해 분석하였다. 열처리 후 시편의 단면을 TEM으로 분석하여 Cu-V 박막과 $SiO_2$ 사이에 interlayer가 형성된 것을 확인 하였으며 EDS를 이용한 element mapping을 통해 Cu-V 내 V의 거동과 interlayer의 성분을 확인하였다. PVD Cu-V 박막은 기판 온도에 큰 영향을 받았고, 200도 이상에서는 Cu의 높은 표면에너지에 의한 agglomeration 현상으로 거친 표면을 가지는 박막이 형성되었다. 7.61 at.%의 V함량을 가지는 Cu-V 박막을 300도에서 1시간 열처리 한 결과 4.5 nm의 V based oxide interlayer가 형성된 것을 확인하였다. 열처리에 의해 Cu-V 박막 내 V은 $SiO_2$와의 계면과 박막 표면으로 확산하며 oxide를 형성했으며 Cu-V 박막 내 V 함량은 줄어들었다. 300, 400, 500도에서 열처리 한 결과 동일 조성과 열처리 온도에서 Cu-Mn에 의해 형성된 interlayer의 두께 보다 두껍게 성장했다. 이는 V의 oxide formation energy가 Mn 보다 작으므로 SiO2와의 계면에서 산화막 형성이 쉽기 때문으로 판단된다. 또한, $V^{+5}$이온 반경이 $Mn^{+2}$이온 반경보다 작아 oxide 내부에서 확산이 용이하며 oxide 박막 내에 여기되는 전기장이 더 큰 산화수를 가지는 V의 경우 더 크기 때문으로 판단된다.