• 전기전자학회논문지
• /
• 제27권3호
• /
• pp.327-332
• /
• 2023

전통적인 실리콘 기반 반도체 소자 보다 높은 성능과 다양한 활용성으로 차세대 반도체 후보로 높은 관심 받고 있는 CNTFET은 CNT 배치와 같은 CNTFET만의 고유한 공정 편차가 아직 성숙되지 않아 상용화에 어려움을 겪고 있다. 이러한 어려움을 극복하고자 반복적인 회로 구성으로 공정 편차의 영향을 적게 받는 회로를 MOSFET-CNTFET 기반 하이브리드 회로로 구현하여 CNTFET 의 장점을 취하고 단점을 보완하고자 하는 수많은 연구들이 지속적으로 수행되어 왔다. 본 논문에서는 하이브리드 SRAM의 성능이 기존의 MOSFET SRAM 또는 CNTFET SRAM에 존재하는 반도체 공정 변화에 의해 얼마나 변화될 수 있는지를 비교하였다. 시뮬레이션 결과, CNT 밀도를 32nm 당 7개에서 9개 사이로 유지할 수 있다면, hybrid SRAM은 기존 MOSFET SRAM보다 읽기 동작에서 그리고 쓰기 동작에서 공정 편차에 대한 강건성이 각각 약 2.6배 그리고 약 1.1배 있음을 보여준다.

• 전자공학회논문지 IE
• /
• 제47권3호
• /
• pp.19-25
• /
• 2010

의약품 정보에 대한 접근이 쉽지 않은 시각장애인을 위해 의약품 정보 안내 단말기를 개발하였다. 본 연구에서는 시각장애인에게 의약품 관련 정보를 전달하기 위하여 RFID 기술을 사용하였다. 안내단말기로 의약품에 부착된 RFID 태그를 인식하면 태그의 고유 ID에 따라 단말기를 통해 음성으로 의약품 정보를 안내하도록 하였다. 의약품 정보는 식품의약품안전청에서 운영하는 이지드럭 사이트를 통해 의약품 정보를 취득하도록 하였다. 정보 안내 단말기는 휴대가 간편하도록 목걸이 형태로 제작 하였으며, 평상시에도 유용하게 사용할 수 있도록 mp3 재생기능을 탑재하였다. 본 연구에서는 단말기의 코어칩으로 ARM 계열의 Cortex M3 칩을 사용하였고, RFID 회로를 구현하기 위하여 저전력의 NXP의 MFRC523 칩셋을 사용하였다. MFRC523 칩은 모바일에 적용되는 저전력 기능이 탑재되어 있다. 음성회로를 구현하기 위해서는 VS1003B MP3 Decoder IC를 사용하였고 의약품 정보서버와의 무선 통신을 위해는 CC2500 칩셋을 사용하였다. RFID 프로토콜은 ISO 14443A 타입과 B타입을 모두 지원하도록 개발하여 다양한 프로토콜로 확장이 가능하도록 개발하였다. 본 시스템을 사용하면 시각장애인에게 의약품 정보를 편리하게 전달할 수 있어 시각장애인의 의약품 오남용을 줄일 수 있다.

• 한국정보통신학회논문지
• /
• 제18권8호
• /
• pp.1914-1924
• /
• 2014

본 논문에서는 행의 개수가 열의 개수보다 작은 4행 ${\times}$ 8열의 셀 어레이를 갖는 eFuse OTP IP 설계에서 eFuse의 프로그램 전류를 공급하는 SL 구동 라인을 열 방향으로 라우팅 하는 대신 행 방향으로 라우팅 하므로 레이아웃 면적을 많이 차지하는 SL 구동회로 수를 8개에서 4개로 줄이는 셀 어레이 방식과 코어 회로를 제안하였다. 제안된 셀 어레이 방식과 코어 회로는 32비트 eFuse OTP IP의 레이아웃 면적을 줄였다. 그리고 큰 read 전류에 의해 blowing 되지 않은 eFuse가 EM 현상에 의해 blowing되는 현상을 방지하기 위하여 RWL 구동회로와 BL 풀-업 부하회로에 필요한 V2V($=2V{\pm}10%$) 레귤레이터를 설계하였다. 설계된 4행 ${\times}$ 8열의 32비트 eFuse OTP IP의 레이아웃 면적은 $120.1{\mu}m{\times}127.51{\mu}m$ ($=0.01531mm^2$)로 기존의 eFuse OTP IP의 면적인 $187.065{\mu}m{\times}94.525{\mu}m$ ($=0.01768mm^2$)보다 13.4% 더 작은 것을 확인하였다.

• 한국정보통신학회논문지
• /
• 제15권4호
• /
• pp.833-838
• /
• 2011

제조 산업현장에서 RFID 시스템은 제조 물품의 데이터를 수집, 분류 그리고 처리를 위하여 사용되어진다. 큰 공장에서 RFID시스템을 설치하려면 RS232통신을 위한 많은 양의 유선 데이터 통신망이 필요하다. 만약 공장에서 RFID 시스템의 설치장소가 변경이 되거나 혹은 증설되는 경우 이미 설치된 유선 데이터 망은 다시 재 설치되어야 한다. 이러한 재설치를 위해서 많은 시간적 그리고 금전적인 재투자가 필요하다. 그러나 무선 데이터 통신망을 이용하면 초기 설치 혹은 재설치가 매우 간단하다. 본 논문에서는 무선통신시스템과 RFID 시스템을 구현하였다. 무선통신시스템을 위해서 CC1020칩을 사용하였고 RFID 시스템을 위해서 EM4095칩을 사용하였다. CC1020칩은 고 신뢰 데이터 통신이 가능하며 간단한 상태 레지스터를 설정함으로서 송신과 수신 상태전환 그리고 400 MHz 혹은 900 MHz의 원하는 주파수를 선택할 수 있다. 또한 통신거리는 외장안테나를 사용하면 약 50m이다. RFID 시스템을 위한 EM4095는 125 KHz 반송주파수를 사용하며 적은 수의 부품을 연결함으로써 리더 시스템을 구현할 수 있다. 그리고 Tag은 읽기 전용인 EM4100을 사용되어졌다. 무선통신 시스템과 RFID 시스템을 제어하기 위해 Atmega128을 사용되어졌다. 구현된 시스템으로 Tag의 데이터가 50 m 거리에서는 에러 없이 통신이 되는 것을 확인하였다. 논문에서 CC1020을 위한 회로도와 동작 프로그램, 그리고 RFID 시스템의 회로도와 동작 프로그램을 보였다. 그리고 실험에 사용된 시스템을 사진으로 보이고, CC1020의 데이터 동작 파형을 그림으로 보였으며. 각 전송방법에 대한 성능을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.334-334
• /
• 2013

In the past decade, the infrared detectors based on intersubband transition in quantum dots (QDs) have attracted much attention due to lower dark currents and increased lifetimes, which are in turn due a three-dimensional confinement and a reduction of scattering, respectively. In parallel, focal plane array development for infrared imaging has proceeded from the first to third generations (linear arrays, 2D arrays for staring systems, and large format with enhanced capabilities, respectively). For a step further towards the next generation of FPAs, it is envisioned that a two-dimensional metal hole array (2D-MHA) structures will improve the FPA structure by enhancing the coupling to photodetectors via local field engineering, and will enable wavelength filtering. In regard to the improved performance at certain wavelengths, it is worth pointing out the structural difference between previous 2D-MHA integrated front-illuminated single pixel devices and back-illuminated devices. Apart from the pixel linear dimension, it is a distinct difference that there is a metal cladding (composed of a number of metals for ohmic contact and the read-out integrated circuit hybridization) in the FPA between the heavily doped gallium arsenide used as the contact layer and the ROIC; on the contrary, the front-illuminated single pixel device consists of two heavily doped contact layers separated by the QD-absorber on a semi-infinite GaAs substrate. This paper is focused on analyzing the impact of a two dimensional metal hole array structure integrated to the back-illuminated quantum dots-in-a-well (DWELL) infrared photodetectors. The metal hole array consisting of subwavelength-circular holes penetrating gold layer (2DAu-CHA) provides the enhanced responsivity of DWELL infrared photodetector at certain wavelengths. The performance of 2D-Au-CHA is investigated by calculating the absorption of active layer in the DWELL structure using a finite integration technique. Simulation results show the enhanced electric fields (thereby increasing the absorption in the active layer) resulting from a surface plasmon, a guided mode, and Fabry-Perot resonances. Simulation method accomplished in this paper provides a generalized approach to optimize the design of any type of couplers integrated to infrared photodetectors.

• 한국통신학회논문지
• /
• 제31권8A호
• /
• pp.820-829
• /
• 2006

SoC 설계는 복잡도 증가 및 빠른 time-to-market에 만족하기 위해 IP에 기반한 설계방식을 채택하고 있다. Mobile 기기의 고성능에 대한 시장의 요구로 인해 embedded용 SoC는 멀티미디어, DMB 및 이미지처리 등 복잡도와 데이터 처리량이 높은 프로그램을 실시간으로 동작시키기 위해 다중 프로세서를 사용한 설계가 요구된다. 시스템 버스와 프로토콜이 상이한 프로세서를 단일 SoC내에서 사용하기 위해선 프로세서 프로토콜을 시스템 버스 프로토콜에 맞도록 변화하여 주는 인터페이스 회로의 설계가 요구된다. 고속으로 동작하는 프로세서의 인터페이스 회로는 데이터 쓰기와 읽기 시의 전송 지연을 최소화하여 시스템 전체의 성능을 향상시켜야 한다. 버퍼를 사용한 인터페이스 회로의 구조는 버퍼에 데이터를 일시 저장하는 동작으로 인하여 데이터 전송 latency가 증가하게 되므로 본 논문에서는 버퍼를 사용하지 않고 버스와 마스터 모듈 프로토콜이 가진 공통된 동작 시퀀스를 이용하여 단일 FSM 구조를 가진 인터페이스 회로를 자동생성하는 방법을 제안한다. 제안된 방법으로 자동생성된 인터페이스 회로는 버퍼를 사용한 인터페이스 회로에 비해 면적은 평균 48.5%의 감소를 보였으며, 데이터 전송 latency는 단일 데이터 전송 시 평균 59.1%의 감소를 보였고 버스트 모드 데이터 전송 시 13.3%의 감소를 보였다. 본 논문에서 제안한 시스템을 사용하여 데이터 전송 latency를 최소화하는 고성능의 인터페이스 회로를 자동으로 생성할 수 있다.

• 천문학논총
• /
• 제21권2호
• /
• pp.67-74
• /
• 2006

We have developed a control electronics system for an infrared detector array of KASINICS (KASI Near Infrared Camera System), which is a new ground-based instrument of the Korea Astronomy and Space science Institute (KASI). Equipped with a $512{\times}512$ InSb array (ALADDIN III Quadrant, manufactured by Raytheon) sensitive from 1 to $5{\mu}m$, KASINICS will be used at J, H, Ks, and L-bands. The controller consists of DSP(Digital Signal Processor), Bias, Clock, and Video boards which are installed on a single VME-bus backplane. TMS320C6713DSP, FPGA(Field Programmable Gate Array), and 384-MB SDRAM(Synchronous Dynamic Random Access Memory) are included in the DSP board. DSP board manages entire electronics system, generates digital clock patterns and communicates with a PC using USB 2.0 interface. The clock patterns are downloaded from a PC and stored on the FPGA. UART is used for the communication with peripherals. Video board has 4 channel ADC which converts video signal into 16-bit digital numbers. Two video boards are installed on the controller for ALADDIN array. The Bias board provides 16 dc bias voltages and the Clock board has 15 clock channels. We have also coded a DSP firmware and a test version of control software in C-language. The controller is flexible enough to operate a wide range of IR array and CCD. Operational tests of the controller have been successfully finished using a test ROIC (Read-Out Integrated Circuit).

• 한국정보통신학회논문지
• /
• 제12권7호
• /
• pp.1235-1242
• /
• 2008

본 논문에서는 $0.18{\mu}m$ triple-well CMOS 공정을 사용하여 포톤계수 방식의 $32{\times}32$ 픽셀 어레이를 갖는 CMOS ray 영상센서를 설계하였다. 설계된 영상센서의 카픽셀은 $100{\times}100\;{\mu}m2$ 면적을 가지고 있고 약 400개의 트랜지스터로 구성되어 있으며, 범프 본딩을 통해 ray 검출기와 CSA(Charge Sensitive Amplifier)의 연결을 위한 $50{\times}50{\mu}m2$의 오픈패드를 가지고 있다. 각각의 싱글픽셀 CSA에서 전압 바이어스 회로를 사용한 folded cascode CMOS OP amp 대신 레이아웃 면적을 줄이기 위하여 self biased folded cascode CMOS OP amp를 이용하였으며, 계수 모드 진입 전후에 CLK에서 발생 할 수 있는 short pulse를 제거하는 15bit LFSR 계수기 (Linear Feedback Shift Register Counter) 클럭 발생회로를 제안하였으며, 읽기 모드에서 CMOS X-ray 영상센서의 최대 전류를 줄이기 위하여 열 어드레스 디코더를 이용하여 한 열씩 읽도록 설계하였다.

• 대한핵의학회지
• /
• 제34권1호
• /
• pp.82-93
• /
• 2000

목적: 이 논문에서는 본 연구진이 개발한 소형 감마카메라 시스템에서 사용한 NaI(Tl)섬광결정-위치민감형 광전자증배관 검출기와 각 전자회로에서의 입 출력 신호특성을 조사하고, 시스템 개발을 위해 각 전자회로에서 결정한 변수들에 대하여 고찰하고자 한다. 대상 및 방법: 크기가 $60{\times}60{\times}6mm^3$인 NaI(Tl) 섬광결정을 위치민감형 광전자증배관에 접합하고, 저항 회로와 전치증폭기, 여러 가지 전자회로, 아날로그-디지털 변환기 그리고 개인용 컴퓨터를 이용하여 소형 감마카메라 시스템을 개발하였다. 섬광결정에서 검출된 신호들을 위치민감형 광전자증배관을 통하여 증폭한 후, 전하분할방법으로 34개의 교차된 양극채널 신호를 4개($X^+,\;X^-,\;Y^+,\;Y^-$) 위치신호로 출력시켰다. 출력된 신호를 전치증폭기와 층폭기를 사용하여 증폭 정형하였으며, 핵기기 모듈(nuclear instrument modules, NIMs)을 이용하여 위치신호와 트리거 신호를 처리하였고, 각 단계에서 신호특성을 분석 고찰하였다. 이 신호들을 아날로그-디지털 변환기와 앵거로직을 사용하여 처리한 후, 일반 개인용 컴퓨터에서 그래픽 프로그램을 이용하여 감마카메라 영상을 구현하였다. 결과: 연구에서 분석 고찰한 신호특성을 그림을 통하여 나타내었으며, 이러한 신호처리를 이용하여 개발한 감마카메라는 약 $8{\times}10^3$ counts/sec/${\mu}Ci$의 계수율을 보였다. 140 keV에 대하여 18% FWHM의 에너지 분해능과 X, Y 방향으로 각각 2.2, 2.3 mm FWHM의 내인성 위치 분해능을 나타내었다. 또한 평행구멍형 조준기를 장착한 상태에서 유방모형에 위치한 $2{\sim}7mm$ 직경의 방사능 분포를 정확하게 영상화할 수 있었다. 결론: 이 연구에서 개발한 소형 감마카메라 시스템을 구성하고 있는 각 전자회로에서 결정한 매개변수와 신호특성 고찰결과를 나타내었다. 이 신호처리 시스템 분석을 통하여 감마선 검출을 이용한 영상표현 기술을 확보할 수 있었으며, 소형 감마카메라 개발을 위한 간단한 신호처리 방법을 고안하여 제시하였다.

• 대한전자공학회논문지SD
• /
• 제43권3호
• /
• pp.21-32
• /
• 2006

본 논문에서는 누설전력 소비뿐만 아니라 스위칭 전력 소비를 동시에 줄일 수 있는 새로운 저전력 SRAM 회로를 제안한다. 제안된 저전력 SRAM은 대기모드와 쓰기동작에서는 셀의 소스라인 전압을 $V_{SSH}$로 증가시키고 읽기동작에서만 소스라인 전압을 다시 $V_{SS}$가 되도록 동적으로 조절한다. SRAM 셀의 소스라인 전압을 동적으로 조절하면 reverse body-bias 효과, DIBL 효과, 음의 $V_{GS}$ 효과를 이용하여 셀 어레이의 누설전류를 1/100 까지 감소시킬 수 있다. 또한 누설전류를 억제하기 위해 사용된 소스라인 드라이버를 이용하여 SRAM의 쓰기동작에서 비트라인 전압의 스윙 폭을 $V_{DD}-to-V_{SSH}$로 감소시킴으로써 SRAM의 write power를 대폭 감소시킬 수 있고 쓰기동작 중에 있는 셀들의 누설 전류 소비도 동시에 줄일 수 있다. 이를 위해 새로운 write driver를 사용하여 low-swing 쓰기동작 시 성능 감소를 최소화하였다. 누설전력 소비 감소 기법과 스위칭 전력 소비 감소 기법을 동시에 사용함으로써 제안된 SRAM은 특히 미래의 큰 누설전류가 예상되는 70-nm 이하 급 초미세 공정에서 유용할 것으로 예측된다. 70-nm 공정 파라미터를 이용해서 시뮬레이션한 결과 누설전력 소비의 93%와 스위칭 전력 소비의 43%를 줄일 수 있을 것으로 보인다. 본 논문에서 제안된 저전력 SRAM의 유용성과 신뢰성을 검증하기 위해서 $0.35-{\mu}m$ CMOS 공정에서 32x128 bit SRAM이 제작 및 측정되었다. 측정 결과 기존의 SRAM에 비해 스위칭 전력이 30% 적게 소비됨을 확인하였고 사용된 메탈 차폐 레이어로 인해서 $V_{DD}-to-V_{SSH}$ 전압이 약 1.1V 일 때까지 오류 없이 동작함을 관측하였다. 본 논문의 SRAM 스위칭 전력감소는 I/O의 bit width가 증가하면 더욱 더 중요해질 것으로 예상할 수 있다.