• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.358-359
• /
• 2012

최근 분극 특성이 상이한 무분극 GaN 에피성장에 관한 심도 있는 연구와 함께 전자-전공 캐리어의 주입 및 캐리어의 거동, 방출되는 편광 특성 및 다양한 물리적 특성들에 대해 보고되고 있으며, 광학적 특성 및 물리적 특성의 확보를 위한 많은 연구가 활발히 진행 중이다 [1]. GaN의 ohmic 접촉(ohmic contact)의 형성은 발광 다이오드(light emitting diode), 레이저 다이오드(Laser), 태양전지(solar cell)와 같은 고신뢰도, 고효율 광전자 소자를 제조하기 위해서는 매우 중요하다 [2]. 그러나 이와 함께 병행 되어야 할 무분극 p-GaN 의 ohmic contact에 관한 연구는 많이 이루어지고 있지 않는 실정이다. 따라서 본 논문에서는 r-plane 사파이어 기판 상에 성장된 p-GaN에서의 ohmic 접촉 형성 연구를 위하여 Ni/Au ohmic 전극의 접촉저항 특성을 연구하였다. 본 실험에서는 성장된 a-plane GaN의 Hole농도가 $3.09{\times}1017cm3$ 인 시편을 사용하였다. E-beam evaporation 장비를 이용하여 Ni/Au를 각각 20 nm 그리고80 nm 증착 하였으며 비접촉저항을 측정하기 위해 Circle-Transfer Length Method (C-TLM) 패턴을 사용하였다. 샘플은 RTA (Rapid Thermal Annealing)를 사용하여 $300^{\circ}C$에서 $700^{\circ}C$까지 온도를 변화시키며 전기적 특성을 비교하여 그림 1(a) 나타내었다. 그림에서 알 수 있듯이 $400^{\circ}C$에서 가장 낮은 비접촉저항 값인 $6.95{\times}10-3{\Omega}cm2$를 얻을 수 있음을 발견하였다. 이 때의 I-V curve 도 그림1(b)에 나타낸 바와 같이 열처리에 의해 크게 향상됨을 알 수 있다. 그러나, $500^{\circ}C$ 이상 온도를 증가시키면 다시 비접촉 저항이 증가하는 것을 관찰하였다. XRD (x-Ray Diffraction) 분석을 통하여 $400^{\circ}C$ 이상열처리 온도가 증가하면 금속 표면에 $NiO_2$가 형성되며, 이에 따라 오믹특성이 저하 된다고 사료된다. 또한 $Ni_3N$의 존재를 확인 하였으며 이는 nonpolar surface의 특성으로 인해 nitrogen out diffusion 현상이 동시에 발생하여 계면에는 dopant로 작용하는 질소 공공을 남기고 표면에 $Ni_3N$을 형성하여 ohmic contact의 특성이 저하되기 때문인 것으로 사료된다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.8 no.1
• /
• pp.25-32
• /
• 2007

We investigated the silicide reaction stability between 10 nm-Col-xNix alloy films and silicon substrates with the existence of 4 nm-thick natural oxide layers. We thermally evaporated 10 nm-Col-xNix alloy films by varying $x=0.1{\sim}0.9$ on naturally oxidized single crystal and 70 nm-thick polycrystalline silicon substrates. The films structures were annealed by rapid thermal annealing (RTA) from $600^{\circ}C$ to $1100^{\circ}C$ for 40 seconds with the purpose of silicidation. After the removal of residual metallic residue with sulfuric acid, the sheet resistance, microstructure, composition, and surface roughness were investigated using a four-point probe, a field emission scanning electron microscope, a field ion bean4 an X-ray diffractometer, and an Auger electron depth profiling spectroscope, respectively, to confirm the silicide reaction. The residual stress of silicon substrate was also analyzed using a micro-Raman spectrometer We report that the silicide reaction does not occur if natural oxides are present. Metallic oxide residues may be present on a polysilicon substrate at high silicidation temperatures. Huge residual stress is possible on a single crystal silicon substrate at high temperature, and these may result in micro-pinholes. Our results imply that the natural oxide layer removal process is of importance to ensure the successful completion of the silicide process with CoNi alloy films.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.19 no.2
• /
• pp.70-74
• /
• 2009

Effect of the processing variables on the formation of $Pb(Sc_{1/2}Nb_{1/2})O_3$(hereafter PSN) thin layers prepared on Pt(111)/Ti/$SiO_2$/Si substrates using the sol-gel and the spin coating method has been studied. After each deposition, the coated films were heated at $370^{\circ}C$ for 5 min. Then they were finally sintered at temperature range of $600{\sim}700^{\circ}C$ by RTA(rapid thermal annealing). The final multilayered films showed a (111) preferred orientation. On a while, the layer-by-layer crystallization of multilayered amorphous thin films without the intermediate heating exhibited a (100) preferred orientation. In case of heat treatment in the tube furnace with the heating rate of $4^{\circ}C/min$, (100) and (111) oriented thin layers were formed simultaneously. The microstructure of the deposited films were dense and crack-free with thickness of 300nm, irrespective of the processing variables.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.162-162
• /
• 1999

초고주파 집적회로의 핵심소자로 각광을 받고 있는 GaAs MESFET(MEtal-emiconductor)은 게이트 형성 공정이 가장 중요하며, WNx 내화금속을 이용한 planar 게이트 구조의 경우 임계전압(Vth:threshold voltage)의 균일도가 우수할 뿐만 아니라 특히 Side-wall을 이용한 self-align 게이트는 소오스 저항을 줄일 수 있어 고성능의 소자 제작을 가능하게 한다.(1) 본 연구의 핵심이 되는 Side-wall을 형성하기 위하여 PECVD법에 의한 SiOx 박막을 증착하고, 건식식각법을 이용하여 SiOx side-wall을 형성하였다. 이 공정을 이용하여 소오스 저항이 낮고 임계전압의 균일도가 우수한 고성능의 self-aligned gate MESFET을 제작하였다. 3inch GaAs 기판상에 이온주입법에 의한 채널 형성, d.c. 스퍼터링법에 의한 WNx 증착, PECVD법에 의한 SiOx 증착, MERIE(Magnetic Enhanced Reactive Ion Etcing)에 의한 Side-wall 형성, LDD(Lightly Doped Drain)와 N+ 이온주입, 그리고 RTA(Rapid Thermal Annealing)를 사용하여 활성화 공정을 수행하였다. 채널은 40keV, 4312/cm2로, LDD는 50keV, 8e12/cm2로 이온주입하였고, 4000A의 SiOx를 증착한 후 2500A의 Side-wall을 형성하였다. 옴익 접촉은 AuGe/Ni/Au 합금을 이용하였고, 소자의 최종 Passivation은 SiNx 박막을 이용하였다. 제작된 소자의 전기적 특성은 hp4145B parameter analyzer를 이용한 전압-전류 측정을 통하여 평가하였다. Side-wall 형성은 0.3$\mu\textrm{m}$ 이상의 패턴크기에서 수직으로 잘 형성되었고, 본 연궁에서는 게이트 길이가 0.5$\mu\textrm{m}$인 MESFET을 제작하였다. d.c. 특성 측정 결과 Vds=2.0V에서 임계전압은 -0.78V, 트랜스컨덕턴스는 354mS/mm, 그리고 포화전류는 171mA/mm로 평가되었다. 특히 본 연구에서 개발된 트랜지스터의 게이트 전압 변화에 따른 균일한 트랜스 컨덕턴스의 특성은 RF 소자로 사용할 때 마이크로 웨이브의 왜곡특성을 없애주기 때문에 균일한 신호의 전달을 가능하게 한다. 0.5$\mu\textrm{m}$$\times$100$\mu\textrm{m}$ 게이트 MESFET을 이용한 S-parameter 측정과 Curve fitting 으로부터 차단주파수 fT는 40GHz 이상으로 평가되었고, 특히 균일한 트랜스컨덕턴스의 경향과 함께 차단주파수 역시 게이트 바이어스, 즉 소오스-드레스인 전류의 변화에 따라 균일한 값을 보였다. 본 연구에서 개발된 Side-wall 공정은 게이트 길이가 0.3$\mu\textrm{m}$까지 작은 경우에도 사용가능하며, WNx self-align gate MEESFET은 낮은 소오스저항, 균일한 임계전압 특성, 그리고 높고 균일한 트랜스 컨덕턴스 특성으로 HHP(Hend-Held Phone) 및 PCS(Personal communication System)와 같은 이동 통신용 단말기의 MMICs(Monolithic Microwave Integrates Circuits)의 제작에 활용될 것으로 기대된다.

• Journal of Sensor Science and Technology
• /
• v.11 no.1
• /
• pp.48-53
• /
• 2002

Ferroelectric $Pb_{0.99}[(Zr_{0.6}Sn_{0.4})_{1-x}Ti_x]_{0.98}Nb_{0.02}O_3$(PNZST) thin films were deposited by a RF magnetron sputtering on $(La_{0.5}Sr_{0.5})CoO_3$(LSCO)/Pt/Ti/$SiO_2$/Si substrate using a PNZST target with excess PbO of 10 mole%. The crystallinity and electrical properties of the thin films with various composition ratio were investigated. The thin films deposited at the substrate temperature of $500^{\circ}C$ and the power of 80 W were crystallized to a perovskite phase after rapid thermal annealing(RTA) at $650^{\circ}C$ for 10 seconds in air. A PNZST thin films with Ti of 10 mole% showed the good crystallinity and ferroelectric properties. The remanent polarization and coercive field of the PNZST capacitor were about $20\;{\mu}C/cm^2$ and 50 kV/cm, respectively. The reduction of the polarization after $2.2{\times}10^9$ switching cycles was less than 10%.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.128-128
• /
• 2010

중적외선 영역은 장애물에 의해서 파장의 흡수가 거의 일어나지 않기 때문에 적외선 소자에서 널리 이용되고 있다. 현재 대부분의 중적외선 소자에는 HgCdTe (MCT)가 사용되고 있지만, 3성분계 화합물이 가지는 여러 문제를 가지고 있다. 반면에, 2성분계 화합물인 인듐안티모나이드 (InSb)는 중적외선 영역 ($3-5\;{\mu}m$) 파장 대에서 HgCdTe와 대등한 소자 특성을 나타냄과 동시에 낮은 기판 가격, 소자 제작의 용이성, 그리고 야전과 우주 공간에서 소자 동작의 안정성 때문에 HgCdTe를 대체할 물질로 주목을 받고 있다. InSb는 미국과 이스라엘과 같은 일부 선진국을 중심으로 연구가 되었지만, 국방 분야의 중요한 소자로 인식되었기 때문에 소자 제작에 관한 기술적인 내용은 국내에 많이 알려지지 않은 상태이다. 따라서 본 연구에서는 InSb 소자 제작의 기초연구로 절연막과 pn 접합 형성에 대한 연구를 수행하였다. 절연막의 특성을 알아보기 위해, InSb 기판위에 $SiO_2$와 $Si_3N_4$를 PECVD (Plasma Enhanced Chemical Vapor Deposition)로 증착을 하였다. 절연막의 계면 트랩 밀도는 77K에서 C-V (Capacitance-Voltage) 분석을 통하여 계산하였으며, Terman method 방법을 이용하였다.[1] $SiO_2$는 $120-200^{\circ}C$의 온도 영역에서 계면 트랩 밀도가 $4-5\;{\times}\;10^{11}cm^{-2}$범위를 가진 반면, $240^{\circ}C$의 경우 계면 트랩 밀도가 $21\;{\times}\;10^{11}cm^{-2}$로 크게 증가하였다. $Si_3N_4$는 $SiO_2$ 절연막에 비해서 3배 정도의 높은 계면 트랩 밀도 값을 나타내었으며. Remote PECVD 장비를 이용하여 $Si_3N_4$ 절연막에 관한 연구를 추가적으로 진행하여 $7-9\;{\times}\;10^{11}cm^{-2}$ 정도의 계면 트랩 밀도 값을 구할 수가 있었다. 따라서 InSb에 대한 절연막은 $200^{\circ}C$ 이하에서 증착된 $SiO_2$와 Remote PECVD로 증착 된 $Si_3N_4$가 적합하다고 할 수 있다. 절연막 연구와 더불어 InSb 소자의 pn 접합 연구를 진행하였다. n-InSb (100) 기판 ($n\;=\;0.2-0.85\;{\times}\;10^{15}cm^{-3}$ @77K)에 $Be^+$이온 주입하여 p층을 형성하여 제작 되었으며, 열처리 조건에 따른 소자의 특성을 관찰 하였다. $450^{\circ}C$에서 30초 동안 RTA (Rapid Thermal Annealing)공정을 진행한 샘플은 -0.1 V에서 $50\;{\mu}A$의 높은 암전류가 관찰되었으며, 열처리 조건을 60, 120, 180초로 변화하면서 소자의 특성 변화를 관찰하였다.

• Journal of the Korean Vacuum Society
• /
• v.17 no.6
• /
• pp.528-537
• /
• 2008

60 nm and 20 nm thick hydrogenated amorphous silicon(a-Si:H) layers were deposited on 200 nm $SiO_2$/single-Si substrates by inductively coupled plasma chemical vapor deposition(ICP-CVD). Subsequently, 30 nm-Ni layers were deposited by an e-beam evaporator. Finally, 30 nm-Ni/(60 nm and 20 nm) a-Si:H/200 nm-$SiO_2$/single-Si structures were prepared. The prepared samples were annealed by rapid thermal annealing(RTA) from $200^{\circ}C$ to $500^{\circ}C$ in $50^{\circ}C$ increments for 40 sec. A four-point tester, high resolution X-ray diffraction(HRXRD), field emission scanning electron microscopy(FE-SEM), transmission electron microscopy(TEM), and scanning probe microscopy(SPM) were used to examine the sheet resistance, phase transformation, in-plane microstructure, cross-sectional microstructure, and surface roughness, respectively. The nickel silicide from the 60 nm a-Si:H substrate showed low sheet resistance from $400^{\circ}C$ which is compatible for low temperature processing. The nickel silicide from 20 nm a-Si:H substrate showed low resistance from $300^{\circ}C$. Through HRXRD analysis, the phase transformation occurred with silicidation temperature without a-Si:H layer thickness dependence. With the result of FE-SEM and TEM, the nickel silicides from 60 nm a-Si:H substrate showed the microstructure of 60 nm-thick silicide layers with the residual silicon regime, while the ones from 20 nm a-Si:H formed 20 nm-thick uniform silicide layers. In case of SPM, the RMS value of nickel silicide layers increased as the silicidation temperature increased. Especially, the nickel silicide from 20 nm a-Si:H substrate showed the lowest RMS value of 0.75 at $300^{\circ}C$.