• 한국정보통신학회논문지
• /
• 제15권3호
• /
• pp.510-520
• /
• 2011

본 논문에서는 유한체 $GF(3^m)$상에서 모든 항에 0이 아닌 계수가 존재하는 기약 다항식에 대하여 m이 홀수 및 짝수인 경우인$GF(3^m)$상의 승산 알고리즘을 제시하였으며, 제시된 승산 알고리즘을 이용하여 고속의 병렬 입-출력 모듈구조의 승산기를 구성하였다. 제시한 승산기의 구성은 $(m+1)^2$개의 동일한 기본 셀들로 설계되었으며, 기본 셀은 1개의 mod(3) 가산 게이트와 1개의 mod(3) 승산 게이트로 구성하였다. 셀에 래치를 사용하지 않았으므로 회로가 가장 간단하며, 셀당 지연시간도 $T_A+T_X$로서 가장 적다. 본 연구에서 제안한 승산기는 규칙성과 셀 배열에 의한 모듈성을 가지므로 m이 큰 회로의 확장이 용이하며 VLSI회로 실현에 적합할 것이다.

• 전자공학회논문지C
• /
• 제36C권8호
• /
• pp.35-45
• /
• 1999

본 논문에서는 $GF(p^m)$상에서 두 다항식의 가산 및 승산 알고리즘을 제시하였고, 가산 및 승산 알고리즘을 수행하는 전류 모드 CMOS에 의한 $GF(4^3)$상의 직렬 입력-병렬 출력 모듈 구조의 4치 연산기를 구현하였다. 제시된 전류 모드 CMOS 4치 연산기는 가산/승산 선택 회로, mod(4) 승산 연산 회로, mod(4) 가산 연산 회로를 2개 연결하여 구성한 MOD 연산회로, mod(4) 승산 연산 회로와 동일하게 동작하는 원시 기약 다항식 연산 회로에 의해 구현하였으며, PSpice 시뮬레이션을 통하여 이 회로들에 대하여 동작 특성을 보였다. 제시된 회로들의 시뮬레이션은 $2{\mu}m$ CMOS 기술을 이용하고, 단위 전류를 $15{\mu}A$로 하였으며, VDD 전압은 3.3V을 사용하였다. 본 논문에서 제시한 전류 모드 CMOS의 4치 연산기는 회선 경로 선택의 규칙성, 간단성, 셀 배열에 의한 모듈성의 이점을 가지며, 특히 차수 m이 증가하는 유한체상의 두 다항식의 가산 및 승산에서 확장성을 가지므로 VLSI화 실현에 적합할 것으로 생각된다.

• 한국통신학회논문지
• /
• 제28권6A호
• /
• pp.405-413
• /
• 2003

본 논문은 오류 정정을 위해 가장 많이 쓰이는 알고리즘 중 하나인 RS (Reed- Solomon) 부호화 및 복호화를 DSP (Digital Signal Processor) 칩에서 효율적으로 구현할 수 있는 새로운 명령어 및 하드웨어 구조를 제안한다. 제안한 구조는 원시 다항식의 변경에 따라 하드웨어를 재 설계할 필요가 없이 DSP 상에서 프로그램으로 변경이 가능하여 다양한 원시 다항식을 구현할 수 있다. 새로운 명령어 및 하드웨어 구조는 유한체 곱셈기 및 가산기를 이용하여 유한체 연산을 수행한다. 따라서, 제안한 DSP 구조는 기존 DSP 칩과 비교하여 복호화 속도를 향상시킬 수 있다. 본 하드웨어 구조는 130MHz 동작 주파수를 갖는 DSP 칩에서 228.1 Mbps의 RS 복호화 성능을 갖는다.

• 정보보호학회논문지
• /
• 제15권4호
• /
• pp.3-10
• /
• 2005

이 논문에서는 최대길이를 갖는 90/150 셀룰라 오토마타로부터 얻어진 수열에 대해 대수적으로 연구한다. GF(2) 위에서 최대길이를 갖는 n-셀 90/150 셀룰라 오토마타는 길이가 $2^n-1$인 수열을 생성한다. 이러한 셀룰라 오토마타의 임의의 셀에 대한 출력수열은 다른 셀에 대한 출력수열의 위치를 이동함으로써 얻어질 수 있다. LFSR과는 달리, 셀룰라 오토마타의 셀들에 대한 출력수열들의 위상이동차는 일반적으로 셀룰라 오토마타의 단계들 사이에서 다르다. 본 논문에서는 이러한 셀들 사이의 상대적인 위상이동차를 계산하는 알고리즘을 제시한다. 이 알고리즘은 Sarkar의 알고리즘과 달리 Shank의 알고리즘을 이용하지 않으며, 원하는 위치의 위상이동차를 계산하기 위하여 이전 셀의 위치의 위상이동차를 계산할 필요가 없으며 수행시간은 $O(2^n)$이다.

• 융합신호처리학회논문지
• /
• 제13권4호
• /
• pp.194-200
• /
• 2012

본 논문에서는 S.Bostas와 V.Kumar[7]에 의하여 제안되고 $GF(2^n)$에서 정의되는 부호계열 발생알고리즘을 분석하고, 길이 n인 이진벡터로 이루어지는 벡터공간 $F_2$으로부터, 두 원소로 정의되는 공간 $F_2$로 사상할 수 있는 부울함수를 이용하여 발생기 구성 함수를 도출하였다. 차수 n=5와 n=7인 두 종류의 최소 다항식을 이용한 피드벡 쉬프트레지스터를 기반으로 Trace 함수로부터 부호계열 발생기 구성 부울함수를 도출하고 발생기를 설계 구성하였으며 이를 이용하여 두 종류의 부호계열 군을 발생하였다. 발생된 부호계열의 주기는 각각 31과 127로서 주기 $L=2^n-1$을 만족하고 ${\tau}=0$을 제외한 자기상관함수 값과 상호상관함수 값이 각각 {-9, -1, 7}과 {-17, -1, 15}로서 상관함수 값 $R_{i,j}({\tau})=\{-2^{(n+1)/2}-1,-1,2^{(n+1)/2}-1\}$의 특성을 만족하였다. 이 결과로부터 부울함수를 이용한 부호계열 발생기 설계와 구성이 타당함을 확인하였다.

• 한국통신학회논문지
• /
• 제37권6A호
• /
• pp.438-449
• /
• 2012

본 논문에서는 다양한 CRC 코드의 성능분석을 기반으로 새로운 VHF 대역 해양 무선통신용 최적 CRC-p 코드를 제안한다. 이를 위해, 먼저 CRC 코드의 부호어 길이의 변화에 따른 미검출 오류확률과 최소해밍거리를 구하는 방법을 기술한다. 즉 순회 해밍코드나 원시 BCH 코드의 쌍대코드가 최대장 코드가 되는 것을 이용해서 천이 레지스터에 의한 간단한 회로구성으로 무게분포와 미검출 오류확률을 계산하는 방법과 MacWilliam의 항등식에 의한 최소해밍거리를 계산하는 방법을 제시한다. 다음으로 VHF 대역 해양 무선통신 시스템의 전송 프레임의 구성과 주요 통신 파라미터의 규격을 제시하고, 기존의 연구된 다양한 CRC 코드의 생성다항식을 대상으로 미검출 오류확률과 최소해밍거리의 결과를 기반으로 새로운 CRC-p 코드를 선정하고, 라이시안 해양 채널모델과 ${\pi}$/4-DQPSK 변복조기에 의한 비트오류율(BER)의 모의실험 결과를 통해 성능을 검증한다.

• 한국정보통신학회논문지
• /
• 제8권1호
• /
• pp.123-136
• /
• 2004

본 논문에서는 $GF({2^n})$상 곱셈의 복잡도와 규칙도를 GF(2)상의 다항식 곱셈을 표현하는 행렬식의 행과 열의 해밍 가중치를 이용하여 정의한다 차분공격에 강한 블록 암호 알고리즘을 만들기 위해서는 치환계층과 확산계층의 $GF({2^n})$상 곱셈의 복잡도와 규칙도가 높아야함을 실험을 통하여 보인다. 실험 결과를 활용하여 우리나라 표준인 128 비트 블록 암호 알고리즘인 SEED의 S 박스와 G 함수를 구성하는 방식을 제안한다. S 박스는 비 선형함수와 아핀변환으로 구성한다. 비 선형함수는 차분공격과 선형공격에 강한 특성을 가지며, '0'과 '1'을 제외하고 입력과 출력이 같은 고정점과 출력이 입력의 1의 보수가 되는 역고정점을 가지지 않는 $GF({2^8})$ 상의 역수로 구성한다. 아핀변환은 입력과 출력간의 상관을 최저로 하면서 고정점과 역고정점이 없도록 구성한다. G 함수는 4개의 S 박스 출력을 $GF({2^8}) 상의 4 {\times} 4$ 행렬식을 사용하여 선형변환한다. 선형변환 행렬식 성분은 높은 복잡도와 규칙도를 가지도록 구성한다 또한 MDS(Maximum Distance Separable) 코드를 생성하고, SAC(Strict Avalanche Criterion)를 만족하고, 고정점과 역고정점 및 출력이 입력의 2의 보수가 되는 약한 입력이 없도록 G 함수를 구성한다. 비선형함수와 아핀변환 및 G 함수의 원시다항식은 각기 다른 것을 사용한다. 본 논문에서 제안한 S 박스와 G 함수는 차분공격과 선형공격에 강하고, 약한 입력이 없으며, 확산 특성이 우수하므로 안전성이 높은 암호 방식의 구성 요소로 활용할 수 있다.