• 제목/요약/키워드: prime graph

검색결과 61건 처리시간 0.036초

NORMAL EDGE-TRANSITIVE CIRCULANT GRAPHS

  • Sim, Hyo-Seob;Kim, Young-Won
    • 대한수학회보
    • /
    • 제38권2호
    • /
    • pp.317-324
    • /
    • 2001
  • A Cayley graph of a finite group G is called normal edge-transitive if its automorphism group has a subgroup which both normalized G and acts transitively on edges. In this paper, we consider Cayley graphs of finite cyclic groups, namely, finite circulant graphs. We characterize the normal edge-transitive circulant graphs and determine the normal edge-transitive circulant graphs of prime power order in terms of lexicographic products.

  • PDF

그래프 컷을 이용한 강인한 인체 실루엣 추출 (Robust Human Silhouette Extraction Using Graph Cuts)

  • 안정호;김길천;변혜란
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제34권1호
    • /
    • pp.52-58
    • /
    • 2007
  • 본 논문에서는 실내 환경에서 동적 스테레오 카메라(active stereo camera)를 이용한 새로운 인체 실루엣 추출 방법을 제안한다. 제안한 알고리즘의 주된 응용분야는 이동 로봇 플랫폼에서의 인체 실루엣을 이용한 제스처 인식이다. 먼 거리에서 움직이는 객체를 분할(segmentation)하는 데에는 저해상도, 그림자, 스테레오 정합의 불확실성, 배경과 객체의 색 분포의 불안정성 등과 같은 다양한 문제를 내포한다. 우리는 먼저 이미지 분할 기법과 스테레오 정보를 이용하여 신뢰도 높은 객체와 배경 영역을 추정하였다. 이렇게 추정된 영역을 적절히 그래프 컷(graph cut)에 활용하는 방식을 고안함으로써 주변 환경의 변화에 강인한 인체 실루엣 추출을 가능하게 하였다. 제안한 방식은 실내에서 펜-틸트(pan-tilt) 스테레오 카메라로 획득된 비디오 데이타를 대상으로 실험하였으며, 색, 색과 스테레오, 색과 대비 정보를 기반으로 한 방법들과 비교 실험한 결과 정확도가 많이 향상된 것을 확인할 수 있었다.

THE RANGE OF r-MAXIMUM INDEX OF GRAPHS

  • Choi, Jeong-Ok
    • 대한수학회보
    • /
    • 제55권5호
    • /
    • pp.1397-1404
    • /
    • 2018
  • For a connected graph G, an r-maximum edge-coloring is an edge-coloring f defined on E(G) such that at every vertex v with $d_G(v){\geq}r$ exactly r incident edges to v receive the maximum color. The r-maximum index $x^{\prime}_r(G)$ is the least number of required colors to have an r-maximum edge coloring of G. In this paper, we show how the r-maximum index is affected by adding an edge or a vertex. As a main result, we show that for each $r{\geq}3$ the r-maximum index function over the graphs admitting an r-maximum edge-coloring is unbounded and the range is the set of natural numbers. In other words, for each $r{\geq}3$ and $k{\geq}1$ there is a family of graphs G(r, k) with $x^{\prime}_r(G(r,k))=k$. Also, we construct a family of graphs not admitting an r-maximum edge-coloring with arbitrary maximum degrees: for any fixed $r{\geq}3$, there is an infinite family of graphs ${\mathcal{F}}_r=\{G_k:k{\geq}r+1\}$, where for each $k{\geq}r+1$ there is no r-maximum edge-coloring of $G_k$ and ${\Delta}(G_k)=k$.

확장 나무성장 그래프를 이용한 시스템 온 칩의 테스트 스케줄링 알고리듬 (Test Scheduling Algorithm of System-on-a-Chip Using Extended Tree Growing Graph)

  • 박진성;이재민
    • 대한전자공학회논문지SD
    • /
    • 제41권3호
    • /
    • pp.93-100
    • /
    • 2004
  • 시스템 온 칩의 테스트 스케줄링은 제한된 전력 사용량 내에서 테스트 시간을 최소화하기 위한 방법들 가운데 하나로서 매우 중요하다. 본 논문에서는 테스트 자원들을 선택하여 그룹화하고 코어 기반 시스템 온 칩 전체 전력소비량을 고려하면서 테스트 시간과 전력소모량의 곱의 크기에 기초하여 이들을 배열하여 스케줄링 하는 휴리스틱 알고리듬을 제안한다. 전력소모량은 최대이면서 제한된 전력 소모량을 초과하지 않는 테스트 자원 그룹을 먼저 선택하고 테스트 자원 그룹 내 요소들의 테스트 시작 위치를 테스트 공간의 초기 위치에 배치하여 테스트 자원들의 낭비시간을 최소화한다. ITC02 벤치마크 회로를 사용한 실험을 통해 알고리듬의 유효성을 보인다.

유한체상에서의 선형디지털스위칭함수 구성 (A Construction of the Linear Digital Switching Function over Finite Fields)

  • 박춘명
    • 한국정보통신학회논문지
    • /
    • 제12권12호
    • /
    • pp.2201-2206
    • /
    • 2008
  • 본 논문에서는 유한체의 수학적 성질과 그래프이론을 바탕으로 GF(P)상의 선형디지털스위칭함수구성을 효과적으로 구성하는 한가지 방법을 제안하였다. 제안한 방법은 주어진 임의의 디지털스위칭함수의 입출력 사이의 연관관계특성으로 부터 DCG를 도출한 후에 노드의 개수를 인수분해한다. 이때 행렬방정식을 해당 차수보다 낮은 기약다항식으로 인수분해하여 그 결과를 부분회로실현한 다음 선형결합함으로써 최종 선형디지털스위칭함수를 구성하였다. 그 결과 기존의 방법에 비해 선형디지털스위칭함수구성을 상당히 간단화 할 수 있었으며 회로구성은 유한체 GF(P)내에서 정의된 가산기와 계수곱셈기를 사용하여 용이하게 실현 할 수 있다.

The Line n-sigraph of a Symmetric n-sigraph-V

  • Reddy, P. Siva Kota;Nagaraja, K.M.;Geetha, M.C.
    • Kyungpook Mathematical Journal
    • /
    • 제54권1호
    • /
    • pp.95-101
    • /
    • 2014
  • An n-tuple ($a_1,a_2,{\ldots},a_n$) is symmetric, if $a_k$ = $a_{n-k+1}$, $1{\leq}k{\leq}n$. Let $H_n$ = {$(a_1,a_2,{\ldots},a_n)$ ; $a_k$ ${\in}$ {+,-}, $a_k$ = $a_{n-k+1}$, $1{\leq}k{\leq}n$} be the set of all symmetric n-tuples. A symmetric n-sigraph (symmetric n-marked graph) is an ordered pair $S_n$ = (G,${\sigma}$) ($S_n$ = (G,${\mu}$)), where G = (V,E) is a graph called the underlying graph of $S_n$ and ${\sigma}$:E ${\rightarrow}H_n({\mu}:V{\rightarrow}H_n)$ is a function. The restricted super line graph of index r of a graph G, denoted by $\mathcal{R}\mathcal{L}_r$(G). The vertices of $\mathcal{R}\mathcal{L}_r$(G) are the r-subsets of E(G) and two vertices P = ${p_1,p_2,{\ldots},p_r}$ and Q = ${q_1,q_2,{\ldots},q_r}$ are adjacent if there exists exactly one pair of edges, say $p_i$ and $q_j$, where $1{\leq}i$, $j{\leq}r$, that are adjacent edges in G. Analogously, one can define the restricted super line symmetric n-sigraph of index r of a symmetric n-sigraph $S_n$ = (G,${\sigma}$) as a symmetric n-sigraph $\mathcal{R}\mathcal{L}_r$($S_n$) = ($\mathcal{R}\mathcal{L}_r(G)$, ${\sigma}$'), where $\mathcal{R}\mathcal{L}_r(G)$ is the underlying graph of $\mathcal{R}\mathcal{L}_r(S_n)$, where for any edge PQ in $\mathcal{R}\mathcal{L}_r(S_n)$, ${\sigma}^{\prime}(PQ)$=${\sigma}(P){\sigma}(Q)$. It is shown that for any symmetric n-sigraph $S_n$, its $\mathcal{R}\mathcal{L}_r(S_n)$ is i-balanced and we offer a structural characterization of super line symmetric n-sigraphs of index r. Further, we characterize symmetric n-sigraphs $S_n$ for which $\mathcal{R}\mathcal{L}_r(S_n)$~$\mathcal{L}_r(S_n)$ and $$\mathcal{R}\mathcal{L}_r(S_n){\sim_=}\mathcal{L}_r(S_n)$$, where ~ and $$\sim_=$$ denotes switching equivalence and isomorphism and $\mathcal{R}\mathcal{L}_r(S_n)$ and $\mathcal{L}_r(S_n)$ are denotes the restricted super line symmetric n-sigraph of index r and super line symmetric n-sigraph of index r of $S_n$ respectively.

Equivalence of Cyclic p-squared Actions on Handlebodies

  • Prince-Lubawy, Jesse
    • Kyungpook Mathematical Journal
    • /
    • 제58권3호
    • /
    • pp.573-581
    • /
    • 2018
  • In this paper we consider all orientation-preserving ${\mathbb{Z}}_{p^2}$-actions on 3-dimensional handlebodies $V_g$ of genus g > 0 for p an odd prime. To do so, we examine particular graphs of groups (${\Gamma}(v)$, G(v)) in canonical form for some 5-tuple v = (r, s, t, m, n) with r + s + t + m > 0. These graphs of groups correspond to the handlebody orbifolds V (${\Gamma}(v)$, G(v)) that are homeomorphic to the quotient spaces $V_g/{\mathbb{Z}}_{p^2}$ of genus less than or equal to g. This algebraic characterization is used to enumerate the total number of ${\mathbb{Z}}_{p^2}$-actions on such handlebodies, up to equivalence.

An Efficient Parallel Algorithm for Merging in the Postal Model

  • Park, Hae-Kyeong;Chi, Dong-Hae;Lee, Dong-Kyoo;Ryu, Kwan-Woo
    • ETRI Journal
    • /
    • 제21권2호
    • /
    • pp.31-39
    • /
    • 1999
  • Given two sorted lists A=(a0, a1, ${\cdots}$,a${\ell}$-1}) and B=(b0, b1, ${\cdots}$, bm-1), we are to merge these two lists into a sorted list C=(c0,c1, ${\cdots}$, cn-1), where n=${\ell}$+m. Since this is a fundamental problem useful to solve many problems such as sorting and graph problems, there have been many efficient parallel algorithms for this problem. But these algorithms cannot be performed efficiently in the postal model since the communication latency ${\lambda}$, which is of prime importance in this model, is not needed to be considered for those algorithms. Hence, in this paper we propose an efficient merge algorithm in this model that runs in $$2{\lambda}{\frac{{\log}n}{{\log}({\lambda}+1)}}+{\lambda}-1$$ time by using a new property of the bitonic sequence which is crucial to our algorithm. We also show that our algorithm is near-optimal by proving that the lower bound of this problem in the postal model is $f_{\lambda}({\frac{n}{2}})$, where $${\lambda}{\frac{{\log}n-{\log}2}{{\log}([{\lambda}]+1)}{\le}f_{\lambda}({\frac{n}{2}}){\le}2{\lambda}+2{\lambda}{\frac{{\log}n-{\log}2}{{\log}([{\lambda}]+1)}}$$.

  • PDF

고효율 스위칭회로 (Construction of Highly Performance Switching Circuit)

  • 박춘명
    • 전자공학회논문지
    • /
    • 제53권12호
    • /
    • pp.88-93
    • /
    • 2016
  • 본 논문에서는 유한체의 수학적 성질과 그래프이론을 바탕으로 GF(P)상의 선형디지털스위칭함수구성을 효과적으로 구성하는 한가지 방법을 제안하였다. 제안한 방법은 주어진 임의의 디지털스위칭함수의 입출력 사이의 연관관계특성으로 부터 DCG를 도출한 후에 노드의 개수를 인수분해한다. 이때 행렬방정식을 해당 차수보다 낮은 기약다항식으로 인수분해하여 그 결과를 부분회로실현한 다음 선형결합함으로써 최종 선형디지털스위칭함수를 구성하였다. 그 결과 기존의 방법에 비해 선형디지털스위칭함수구성을 상당히 간단화 할 수 있었으며 회로구성은 유한체 GF(P)내에서 정의된 가산기와 계수곱셈기를 사용하여 용이하게 실현 할 수 있다.