• 한국정보통신학회논문지
• /
• 제7권2호
• /
• pp.269-275
• /
• 2003

저전압 프로그래밍이 가능한 플래시메모리를 실현하기 위하여 0.35$\mu\textrm{m}$ CMOS 공정 기술을 이용하여 터널링산화막, 질화막 그리고 블로킹산화막의 두께가 각각 2.4nm, 4.0nm, 2.5nm인 SONOS 트랜지스터를 제작하였으며, SONOS 메모리 셀의 면적은 1.32$\mu$$m^2$이었다. 질화막의 두께를 스케일링한 결과, 10V의 동작 전압에서 소거상태로부터 프로그램상태로, 반대로 프로그램상태에서 소거상태로 스위칭 하는데 50ms의 시간이 필요하였으며, 최대 메모리윈도우는 1.76V이었다. 그리고 질화막의 두께를 스케일링함에도 불구하고 10년 후에도 0.5V의 메모리 윈도우를 유지하였으며, 105회 이상의 프로그램/소거 반복동작이 가능함을 확인하였다. 마지막으로 부유게이트 소자에서 심각하게 발생하고있는 과도소거현상이 SONOS 소자에서는 나타나지 않았다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권2호
• /
• pp.61-67
• /
• 2006

We fabricate local damascene FinFET cell array in sub-60nm feature sized DRAM. The local damascene structure can remove passing-gate-effects in FinFET cell array. p+ boron in-situ doped polysilicon is chosen for the gate material, and we obtain a uniform distribution of threshold voltages at around 0.7V. Sub-threshold swing of 75mV/d and extrapolated off-state leakage current of 0.03fA are obtained, which are much suppressed values against those of recessed channel array transistors. We also obtain a few times higher on-state current. Based on the improved on- and off-state current characteristics, we expect that the FinFET cell array could be a new mainstream structure in sub-60nm DRAM devices, satisfying high density, low power, and high-speed device requirements.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1996년도 하계학술대회 논문집 C
• /
• pp.1968-1970
• /
• 1996

We investigate a surface-micromachined polysilicon microgyroscope, whose resonant frequencies are electrostatically-tunable after fabrication. The microgyroscope with two oscillation nudes has been designed so that the resonant frequency in the sensing mode is higher than that in the actuating mode. The microgyroscope has been fabricated by a 4-mask surface-micrormachining process, including the deep RIE of a $6{\mu}m$-thick LPCVD polycrystalline silicon layer. The resonant frequency in the sensing mode has been lowered to that in actuating mode through the adjustment of an inter-plate bias voltage; thereby achieving a frequency matching at 5.8kHz under the bias voltage of 2V in a reduced pressure of 0.1torr. For an input angular rate of $50^{\circ}/sec$, an output signal of 20mV has been measured from the tuned microgyroscope under an AC drive voltage of 2V with a DC bias voltage of 3V.

• 한국재료학회지
• /
• 제8권11호
• /
• pp.1067-1073
• /
• 1998

CO와 $H_2$의 탄소원을 사용한 마이크로파 플라즈마 화학기상증착 방법으로 SOD 구조에 적용될 양질의 다이아몬드 박막을 형성하였고, SOD 구조를 형성하기 위해 diamond/Si(100) 구조 위에 poly-Si 박막을 저압화학기상 증착법으로 제작하였다. CO/$H_2$탄소원의 유량비 증가에 따라 다이아몬드의 결정은 octahedron 구조에서 cubo-octahedron 구조로 바뀌었으며, 결정면은 {111}과 {100}으로 혼합되어 형성되었다. 비정질 carbon과 non-diamond성분이 없는 양질의 다이아몬드 박막은 CO/$H_2$의 유량비가 0.18일 때 형성되었으며, 주 결정상은 (111) 면이었다. diamond/Si(100) 계면은 void가 없는 평활한 계면을 이루었으며, 다이아몬드 박막의 유전상수, 누설전류와 비저항은 각각 $5.31\times10^{-9}A/cm^2$ 그리고 $9\times{10^7}{\Omega}cm$이었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.105-110
• /
• 2008

식각 형상비에 의해 경사형 스페이스를 갖는 도핑 산화막을 이용한 LDD 영역을 갖도록 제작한 다결정 TFT의 새로운 구조를 제안한다. 소자 특성의 신뢰성을 위해 수소($H_2$)와 수소/플라즈마 처리 공정으로 다결정 실리콘에 수소 처리시킨 n-채널 다결정 실리콘 TFT 소자를 제작하였다. 소자에 최대 누설전류의 게이트 전압 조건에서 소자에 스트레스를 인가시켰다. 게이트 전압 스트레스 조건에 의해 야기되는 열화 특성인자들은 드레인 전류, 문턱전압($V_{th}$), 부-문턱전압 기울기(S), 최대 전달 컨덕턴스($g_m$), 그리고 파워인자 값을 측정/추출하였으며, 수소처리 공정이 소자 특성의 열화 결과에 미치는 관계를 분석하였다. 특성 파라미터의 분석 결과로써, 수소화 처리시킨 n-채널 다결정 실리콘 박막 트랜지스터에서 열화특성의 원인들은 다결정 실리콘/산화막의 계면과 다결정 실리콘의 그레인 경계에서 실리콘-수소 본드의 해리에 의한 현수 본드의 증가이었다. 이 증가가 소자의 핫-캐리어와 결합으로 개선된 열화 특성의 원인이 되었다. 따라서 새로 제안한 다결정 TFT의 구조는 제작 공정 단계가 간단하며, 소자 특성에서 누설전류가 드레인 영역 근처 감소된 수평 전계에 의해 감소되었다.

• 한국재료학회지
• /
• 제8권7호
• /
• pp.634-640
• /
• 1998

HBr을 이용한 트렌치 식각시 식각 방지막의 형성과 이들이 결함 생성 및 분포에 미치는 영향을 고분해능 투과전자현미경을 이용하여 연구하였다. $O_2$ 및 다른 첨가 가스로 $SiO_xF_y$, $SiO_xBr_y$ 등의 식각 방지막을 표면에 형성시켜 벽면 undercut을 방지하고 표면의 거칠기를 감소할 수 있었으며, 이후의 트렌치 채움 공정에서 void 가 없는 잘 채원진 구조를 얻을 수 있었다. 형성된 식각 방지막은 격자 결함의 생성 및 이들의 분포에 영향을 미쳤다. 대부분의 식각 유도 결함들은 트렌치 바닥의 가장자리에서 $10\AA$ 이내의 깊이로 분포하였으며, 잔류막의 두께에 의존하였다. 두꺼운 잔류막층 아래로는 결함들이 거의 사라졌으며, 결함층의 깊이와 잔류막 두께는 대체로 반비례하는 것을 나타났다. 기판 내에 존재하는 결정학적인 결함들은 식각종의 입사각이나 에너지에 의존하는 반면에,식각된 표면에서 관찰되는 결함들은 트렌치 식각동안 형성되는 이러한 잔류막의 두께에 크게 의존하는 것으로 나타났다.

• 센서학회지
• /
• 제10권5호
• /
• pp.292-303
• /
• 2001

본 연구에서는 수평형 전계 방출 소자를 제작하고 그 특성을 측정하였다. 이를 진공자장 센서에 이용하기 위하여 Lorentz 원리를 응용하여 센서를 설계하고 제작하였다. $POCl_3(10^{20}cm^{-3})$ 도핑된 다결정 실리콘을 전계 방출 소자의 음극 및 양극 재료로 이용하였으며 그 두께는 각각 $2\;{\mu}m$였다. PSG(두께 $2\;{\mu}m$)를 희생층으로 사용하여 최종 단계에서 불산을 이용하여 제거하고 승화건조법을 이용하여 소자의 기판 점착 현상을 방지하였다. 제작된 소자를 유리기판 #1 위에 silver paste로 고정시키고 Cr 전극 패드와 와이어본딩 한 뒤 진공내에서 양극접합공정을 이용하여 소자를 $1.0{\times}10^{-6}\;Torr$에서 진공 실장하였다. 실장 후 게터를 활성화하여 내부진공도를 향상시켰다. 이렇게 패키징된 소자는 두달여 기간 동안 특별한 특성저하 없이 잘 동작되었으며 그 이상의 기간에 대해서는 확인하지 못하였다. 패키징된 자장 센서는 패키징하기 전 진공챔버 내에서 보인 특성치와 별다른 차이 없이 잘 동작되었으며 단지 약간의 전류 감소 현상만이 관찰되었다. 측정된 센서의 감도는 약 3%/T로서 작은 값이었으나 그 가능성을 확인할 수는 있었다.