• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.04a
• /
• pp.62-63
• /
• 2006

In this paper, the characteristics of polycrystalline silicon thin-film transistors (poly-Si TFTs) fabricated on polymer substrates are investigated. The a-Si films was laser annealed by using a XeCl excimer laser and a four-mask-processed poly-Si TFT was fabricated with fully self-aligned top gate structure. The fabricated nMOS TFT showed field-effect mobility of $30cm2/V{\cdot}s$, on/off ratio of 105 and threshold voltage of 5 V.

• Proceedings of the IEEK Conference
• /
• 2003.07b
• /
• pp.1105-1108
• /
• 2003

In this paper, we have fabricated the hydrogenated n-channel polysilicon thin film transistor (TFT) with LDD structure and have analyzed the hot carrier degradation characteristics by electrical stress. We have compared the threshold voltage (Vth), sub-threshold slope (S), and trans-conductance (Gm) for devices with LDD (Lightly Doped Drain) structure and non-LDD at same active sizes. We have analyzed the hot carrier effects by the hydrogenation in devices. As a analyzed results, the threshold voltage, sub-threshold slope for n-channel poly-si TFT were increased, trans-conductance was decreased. The effects of hydrogenation in n-channel poly-si TFT with LDD structure were shown the lower variations of characteristics than devices of the non-LDD structure with nomal process.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.80-81
• /
• 2008

Schottky barrier thin film transistors (SB-TFT) on polycrystalline silicon(poly-Si) are fabricated by platinum silicided source/drain for p-type SB-TFT. High quality poly-Si film were obtained by crystallizing the amorphous Si film with excimer laser annealing (ELA) or solid phase crystallization (SPC) method. The fabricated poly-Si SB-TFTs showed low leakage current level and a large on/off current ratio larger than $10^5$. Significant improvement of electrical characteristics were obtained by the additional forming gas annealing in 2% $H_2/N_2$ ambient, which is attributed to the termination of dangling bond at the poly-Si grain boundaries as well as the reduction of interface trap states at gate oxide/poly-Si channel.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.11a
• /
• pp.75-76
• /
• 2007

Poly-Si Schottky barrier Thin Film Transistor (SB-TFT) is manufactured with erbium silicided source/drain. High quality poly-Si film was obtained by crystallizing the amorphous Si film with Excimer laser annealing (ELA) method. The fabricated poly-Si SB-TFT devices showed low leakage current and large on/off current ratio. Moreover, the electrical characteristics were considerably improved by 3% $H_2/N_2$ gas annealing, which is attributed to the reduction of trap states at the grain boundaries and interface trap states at gate oxide/poly-si channel.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.199-199
• /
• 2010

최근 평판 디스플레이 산업의 발전에 따라 능동행렬 액정 표시 소자 (AMOLED : Active Matrix Organic Liquid Crystral Display) 가 차세대 디스플레이 분야에서 각광을 받고있다. 기존의 TFT-LCD에 사용되는 a-Si:H는 균일도가 좋지만 전기적인 스트레스에 의해 쉽게 열화되고 낮은 이동도는 갖는 단점이 있으며, ELA (Eximer Laser Annealing) 결정화 poly-Si은 전기적인 특성은 좋지만 uniformity가 떨어지는 단점을 가지고 있어서 AMOLED 및 대면적 디스플레이에 적용하기 어렵다. 따라서 a-Si:H TFT보다 좋은 전기적인 특성을 보이며 ELA 결정화 poly-Si TFT보다 좋은 uniformity를 갖는 SPC (Solid Phase Crystallization) poly-Si TFT가 주목을 받고있다. 본 연구에서는 차세대 디스플레이 적용을 위해서 glass 기판위에 증착된 a-Si을 SPC 로 결정화 시킨 후 TFT를 제작하고 평가하였다. 또한 TFT 형성시에 저온공정을 실현하기 위해서 소스/드레인 영역에 실리사이드를 형성시켰다. 소자 제작시의 최고온도는 $500^{\circ}C$ 이하에서 공정을 진행하는 저온 공정을 실현하였다. Glass 기판위에 a-Si이 80 nm 증착된 기판을 퍼니스에서 24시간 동안 N2 분위기로 약 $600^{\circ}C$ 에서 결정화를 진행하였다. 노광공정을 통하여 Active 영역을 형성시키고 E-beam evaporator를 이용하여 약 70 nm 의 Pt를 증착시킨 후, 소스와 드레인 영역의 실리사이드 형성은 N2 분위기에서 $450^{\circ}C$, $500^{\circ}C$, $550^{\circ}C$에서 열처리를 통하여 형성하였다. 게이트 절연막은 스퍼터링을 이용하여 SiO2를 약 15 nm 의 두께로 증착하였다. 게이트 전극의 형성을 위하여 E-beam evaporator 을 이용하여 약 150 nm 두께의 알루미늄을 증착하고 노광공정을 통하여 게이트 영역을 형성 후 에 $450^{\circ}C$, H2/N2 분위기에서 약 30분 동안 forming gas annealing (FGA)을 실시하였다. 제작된 소자는 실리사이드 형성 온도에 따라서 각각 다른 특성을 보였으며 $450^{\circ}C$에서 실리사이드를 형성시킨 소자는 on currnet와 SS (Subthreshold Swing)이 가장 낮은것을 확인하였다. $500^{\circ}C$와 $550^{\circ}C$에서 실리사이드를 형성시킨 소자는 거의 동일한 on current와 SS값을 나타냈다. 이로써 glass 기판위의 SB-TFT 제작 시 실리사이드 형성의 최적온도는 $500^{\circ}C$로 생각되어 진다. 위의 결과를 토대로 본 연구에서는 SPC 결정화 방법을 이용하여 SB-TFT를 성공적으로 제작 및 평가하였고, 차세대 디스플레이에 적용할 경우 우수한 특성이 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.70-70
• /
• 1999

현재 TFT-LCD에서 주류를 이루고 있는 a-Si 으로는 SXGA급 이상의 LCD를 구현하는 데 그 자체 이동도(0.4~1.0cm2/Vs)의 한계 때문에 poly-Si(100~300cm2/Vs)을 사용하지 않을 수 없다. Poly-Si을 성장시키는 방법으로는 PECVD 방법, SPC 방법, Laser Annealing 방법등이 있으나 아직 이 모든 방법으로는 성장박막의 질, 즉 이동도, 균일성 등이 만족스럽지 못하다. 그 중에서 Laser Annealing 방법으로 저온에서 가장 좋은 막질을 얻고 있으나 균일성 및 생산성 향상면에서 여려움이 제기되고 있다. 따라서 차세대 TFT-LCD의 핵심소재인 poly-Si을 저온에서 유리기판위에 양질의 박막으로 성장시킬 수 있는 박막성장법이 절실하다. 본 연구에서 사용된 실리콘 이온 증착법은 Sidl 이온 상태로 직접 증착되므로 이온 에너지가 직접 결합에 기여하게 되고 동시에 이온 에너지는 전기적으로 제어되므로 박막 형성에 필요한 정정 에너지를 공급할 수 있다. 따라서 종래의 열에너지만을 이용한 방법보다 훨씬 낮은 온도에서 박막을 성장시킬 수 있었다. 3kV의 Cs+에 의해 sputter 된 Si beam- 에너지를 20~100eV, Si- flux를 약 4$\mu$A.cm2로 조절하며, 기판온도 300~45$0^{\circ}C$에서 각각 제조하였다. 30$0^{\circ}C$, 20~50eV에서 poly-Si임을 XRD 분석으로 확인 할 수 있었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.11a
• /
• pp.190-190
• /
• 2003

현재 a-Si TFT는 평판 디스플레이 소자로서 주로 사용되고 있으나 점차 고속응답속도 특성, 고화질이 요구됨에 따라 높은 전계효과 이동도를 가진 poly-Si TFT로 대체하기 위한 연구가 진행되고 있으며 특히 poly-Si TFT를 상용 유리 기판에 적용하기 위해 비정질 실리콘의 저온 결정화에 대한 연구가 활발히 진행 되고 있다. 본 연구에서는 극박막의 Ni을 선택적으로 증착하여 전계 유도방향성 결정화 (Field Aided Lateral Crystallization : FALC) 공정을 이용하여 결정화를 진행하였으며 전계를 인가하지 않은 경우와 전계를 인가한 경우, 전계 세기에 따른 결정화에 대하여 비교하였다.

• Proceedings of the KIEE Conference
• /
• 1996.07c
• /
• pp.1502-1504
• /
• 1996

The effects of electrical stress in hydrogen passivated and as-fabricated poly-Si TFT's are investigated. It is observed that the charge trapping in the gate dielectric is the dominant degradation mechanism in poly-Si TFT's which has been stressed by the gate bias alone while the creation of defects in the poly-Si film is prevalent in gate and drain bias stressed devices. The degradation due to the gate bias stress is dramatically reduced with hydrogenation time while the degradation due to the gate and drain bias stress is increased a little. From the experimental results, it is considered that hydrogenation suppress the charge trapping at gate dielectrics as well as improve the characteristics of poly-Si TFT's.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1999.05a
• /
• pp.26-29
• /
• 1999

The I-V characteristics of the n-channel offset gated poly-Si TETs have been systematically investigated in order to analyse the effects of offset region. The on currents are reduced due to the series resistance by the offset length and there is no kink phenomenon in offset devices. The off currents of the offset gated TFTs are remarkably reduced to 10$^{-12}$ A independent of gate and drain voltage because the electric field is weakened by the increase of the depletion region width near the drain region. It is shown that the offset regions behave as a series resistance and reduce lateral and vertical electric field.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.8
• /
• pp.1-5
• /
• 2009

A new pixel circuit for Active Matrix Organic Light Emitting Diodes (AMOLEDs), based on the polycrystalline silicon thin film transistors (Poly-Si TFTs), was proposed and verified by SMART SPICE simulation. One driving and six switching TFTs and one storage capacitor were used to improve display image uniformity without any additional control signal line. The proposed pixel circuit compensates an inevitable threshold voltage variation of Poly-Si TFTs and also compensates the degradation of OLED at low power supply voltage($V_{DD}$). The simulation results show that the proposed pixel circuit successfully compensates the variation of OLED driving current within 0.8% compared with 20% of the conventional pixel circuit.