• 반도체디스플레이기술학회지
• /
• 제2권4호
• /
• pp.1-7
• /
• 2003

In this paper, we design the pattern generator circuits using PLDs(Programmable Logic Devices). The pattern generator is the circuit which generates the test pattern signal for the inspection of logical defects of semiconductor products. The proposed circuits are designed by the PLD design tool(MAX+ II of ALTERA). Also the designed circuits are simulated for the verification of the designed ones. The simulation results have a good performance.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2003년도 하계학술대회 논문집
• /
• pp.262-267
• /
• 2003

At process of production according to development of accumulation degree of semi-conductor element, because functional mistake examination time required increases, is becoming big obstacle factor in cost-cutting. Studied pattern generator that generate pattern and address that is bundle enemy to process these controversial point effectively.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 신호처리소사이어티 추계학술대회 논문집
• /
• pp.339-342
• /
• 2003

An PIAGP generator for TFT-LCD production has been proposed in this paper. The proposed generator was implemented using careful control of timing controller signals using a FPGA. The generator displays successfully the intended pattern sequence(REDlongrightarrowGREENlongrightarrowBLUElongrightarrowWHITElongrightarrowBLACK) and the result are demonstrated at the conference site. The advantage of the use of the proposed generator is the simplification of production equipments and the pattern generator.

• 한국정보처리학회논문지
• /
• 제1권2호
• /
• pp.272-278
• /
• 1994

본 논문에서는 BIST(Built-In Self Test)시 순서회로내의 조합회로를 pseudoexhaustive 시험하는데 필요한 테스트 패턴 생성기와 응답 분석기를 제안한다. 제안하는 테스트 패턴 생성기는 테스트 패턴의 초기값을 스캔 인 할 수 있고, exhaustive test pattern 을 생성할 수 있다. 또한, 응답 분석기는 회로의 응답을 분 석할 수 있을 뿐만 아니라 응답 결과를 스캔 아웃할 수 있다. 이러한 테스트 패턴 생 성기와 응답분석기는 SRL과 LFSR을 결합하여 설계하였다.

• 한국통신학회논문지
• /
• 제18권10호
• /
• pp.1537-1545
• /
• 1993

본 논문에서는 RAM의 Built-In Self Test(BIST)를 수행하기 위하여 제안되었던 Column Weight Sensitive Fault(CWSF) 테스트 알고리즘과 비트라인 디코더 고장 테스터 알고리즘에 적합한 패턴발생회로와 고장위치 검출기를 설계하였다. 패턴발생 회로는 어드레스 발생부와 데이터 발생부로 구성되었다. 또한 어드레스 발생부는 실효 어드레스를 위한 행 어드레스 발생부와 순차 및 병렬 어드레스를 위한 열 어드레스 발생부로 나누어져 있다. 고장위치 검출기는 고장발생의 유, 무와 그 위치를 찾기위해 구성되었다. 설계한 회로들의 검증을 위하여 각 부분 및 전체적인 시뮬레이션을 통하여 동작을 확인하였다.

• 조명전기설비학회논문지
• /
• 제18권6호
• /
• pp.45-54
• /
• 2004

일반적으로 반도체 소자의 집적도가 증가함에 따라 기능적 오류 검사 시간이 급격하게 증가하며, 이러한 문제를 해결하기 위해 제조공정에서 패턴 발생기의 사용은 필수적이다. 본 논문에서는 반도체 소자의 기능적 오류를 검사 하기 위한 패턴 발생기의 PLD(Programmable Logic Device) 회로를 설계하였다. 이러한 모든 사항은 시뮬레이션을 통하여 회로의 동작과 기능을 검증하였으며, 만족할만한 결과를 얻었다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2005년도 추계학술대회 논문집
• /
• pp.514-517
• /
• 2005

Microstereolithography(MSL) has evolved from the stereolithography technique, and is also based on a light-induced layer-stacking fabrication. Although integral MSL allows the manufacture of a complete layer by one irradiation only, there is a problem related with shape precision due to the light-intensity distribution of focused image. In this study, we developed the integral MSL apparatus using Digital Micromirror Device ($DMD^{TM})$, Texas Instruments) as dynamic pattern generator. It is composed of Xenon-Mecury lamp, optical devices, pattern generator, precision stage, controllers and the control program. Also, we have studied curing depth and width of photocurable resin according to the change of exposure energy.

• 한국정보처리학회논문지
• /
• 제6권8호
• /
• pp.2253-2261
• /
• 1999

ACK에서는 패턴 테이블 생성기와 핍홀 최적화기에서 스트링 패턴 매칭 기법을 이용하여 EM 중간 코드에 대한 최적화 코드를 생성한다. 하지만 이 스트링 패턴 매칭 방법은 패턴 결정 시에 반복적으로 많은 비교 동작이 이루어지므로 비효율적이다. 본 논문은 ACK의 중간 코드 최적화기를 개선하기 위해 EM 트리 생성기, 최적화 패턴 테이블 생성기, 트리 패턴 매칭기로 구성된 트리 패턴 매칭 알고리즘을 이용한 EM 중간 코드 최적화 시스템을 설계하고 구현하였다. 이러한 트리 패턴 매칭 알고리즘은 EM 트리를 하향식으로 순회하면서 트리 구조를 가진 패턴 테이블을 참조하여 루트 노드를 중심으로 패턴 매칭을 수행한다. 트리 패턴 매칭 동작은 궁극적으로 ACK의 스트링 패턴 매칭에 비해 최적화 패턴을 찾는데 걸리는 시간을 평균 10.8% 감소시킬 수 있는 효과를 보였다.

• 한국컴퓨터정보학회논문지
• /
• 제3권2호
• /
• pp.99-104
• /
• 1998

본 논문에서는 다단 논리회로의 고장을 완벽하게 검출할 수 있는 테스트 패턴 생성기를 설계하였다. 이 테스트 기법은 테스트 패턴 생성 논리회로를 사용하여 생성하였다. 생성된 테스트 패턴은 기존의 전체 테스트 방법에 비해 패턴을 크게 감소시켰다. 이 테스트패턴 생성기는 다단 논리회로에서의 모든 고장을 검출할 것으로 본다. 여러 가지 I.C 테스트 방법 중에서 어떤 방법을 선택할 것인지는 고장검출 속도에 영향을 준다. 가장 중요한 것은생산단가이며 설계된 테스트 패턴 생성기는 저가형이다.

• 정보처리학회논문지D
• /
• 제11D권4호
• /
• pp.907-916
• /
• 2004

단일 시스템으로 개발된 기존 코드 생성 시스템은 분산 환경 상에서의 개발자나 유지 보수자들의 디자인패턴 정보를 공유하는 것이 원활하지 못했다. 본 논문에서는 웹환경 기반인 XML과 디자인 패턴을 이용한 JiKU/XML 객체지향코드 생성기를 설계하고 구현한파. 이것은 디자인 패턴 구조를 XML 코드로 변환하기 위해 UML을 이용하였으며 UML로 표현된 설계 정보를 XML 코드로 생성하기 위해 PIML 구문법에 맞게 코드생성을 한다. 이 JiKU/XML 객체지향코드 생성기는 열 단계로 코드를 생성하고 설계정보가 XML 코드로 생성되므로 웹 환경에 쉽게 적응 시킬 수 있다. 기존의 생성기인 F77/J++ 생성기의 단점을 보완했으며 UML과 패턴 정보를 이용하기 때문에 설계의 표준화를 이룰 수 있다. 기존 시스템과 적용사례를 비교 분석하여 본 연구에서 제안한 생성기가 더욱 향상된 기능을 제공한다.