DOI QR코드

DOI QR Code

A Study on the PLD Circuit Design of Pattern Generator

패턴 생성기의 PLD 회로설계에 관한 연구

  • 노영동 (호서대학교 전기정보통신공학부) ;
  • 김준식 (호서대학교 전기정보통신공학부)
  • Published : 2004.11.01

Abstract

Usually, according as accumulation degree of semi-conductor element increases, dynamic mistake test time increases sharply, and use of pattern generator is essential at manufacturing process to solve these problem. In this paper, we designed the PLD(Programmable Logic Device) circuit of pattern generator to examine dynamic mistake of semi-conductor element. Such all item got result that is worth verified action of return trip and function through simulation, and satisfy.

일반적으로 반도체 소자의 집적도가 증가함에 따라 기능적 오류 검사 시간이 급격하게 증가하며, 이러한 문제를 해결하기 위해 제조공정에서 패턴 발생기의 사용은 필수적이다. 본 논문에서는 반도체 소자의 기능적 오류를 검사 하기 위한 패턴 발생기의 PLD(Programmable Logic Device) 회로를 설계하였다. 이러한 모든 사항은 시뮬레이션을 통하여 회로의 동작과 기능을 검증하였으며, 만족할만한 결과를 얻었다.

Keywords

References

  1. A. Stevens, 'Introduction to Compoent Testing' Addison-Wesley Publishing Company, 1986
  2. 강성호, 김규철, 소병세, 홍성제 공저 '메모리 테스트' 대영사, p13-66, 2001
  3. M. Abramovici, M. A. Breuer and A. D. Friedman, 'Digital System Testing and Testable Design', OJrrputer Science Press, 1990
  4. E. B. Eichelberger and T. W. Williams, 'A Logic Design Structure for LSI Testing,' Proc. 14th Design Automation Conference., pp. 462-468, June. 1977
  5. Janusz Rajski and Jerzy Tyszer, 'Recursive Pseudoexhaustive Test Pattern Generation,' IEEE Transactions on Computer VOL. 42, NO. 12, December, 1993
  6. E. J. McCluskey 'Verification testing-A pseudoexhaustive test technique' IEEE Trans Comput vol. C-33. pp. 541-546, June 1984 https://doi.org/10.1109/TC.1984.1676477
  7. G. E. Sobelman and C. H. Chen, 'An eficient approach to pseudoexhaustive test generation for BlST design", in proc. ICCD, pp. 576-579, 1989