

# 패턴 생성기의 PLD 회로설계에 관한 연구

(A Study on the PLD Circuit Design of Pattern Generator)

노영동 · 김준식\*

(Young-Dong Roh · Joon-Seek Kim)

## 요 약

일반적으로 반도체 소자의 집적도가 증가함에 따라 기능적 오류 검사 시간이 급격하게 증가하며, 이러한 문제를 해결하기 위해 제조공정에서 패턴 발생기의 사용은 필수적이다. 본 논문에서는 반도체 소자의 기능적 오류를 검사하기 위한 패턴 발생기의 PLD(Programmable Logic Device) 회로를 설계하였다. 이러한 모든 사항은 시뮬레이션을 통하여 회로의 동작과 기능을 검증하였으며, 만족할만한 결과를 얻었다.

## Abstract

Usually, according as accumulation degree of semi-conductor element increases, dynamic mistake test time increases sharply, and use of pattern generator is essential at manufacturing process to solve these problem. In this paper, we designed the PLD(Programmable Logic Device) circuit of pattern generator to examine dynamic mistake of semi-conductor element. Such all item got result that is worth verified action of return trip and function through simulation, and satisfy.

Key Words : pattern generator, semiconductor device inspection, functional inspection

## 1. 서 론

우리나라의 반도체 산업은 1983년 메모리 공정 사업에 국내 기업이 본격적으로 참여하여 급속한 발전을 이룩해 왔다. 발전에 따른 반도체 소자의 고집적화로 인해 테스트 소요시간이 증가하게 되었다. 이러한 고집적화 메모리에 대하여 검사를 할 경우 동일한 동작을 여러 가지 셀에 반복적으로 수행한다면

검사 소요시간이 증가함에 비례하여 생산 공정에 따른 비용도 증가하게 된다. 이러한 문제점을 효과적으로 처리하기 위해선 일괄적인 패턴을 발생시켜 단 시간에 기능적인 오류를 검사하여야 한다. 이에 사용되는 장비를 패턴 생성기(PG : Pattern Generator)라 한다[1][2][3][4].

본 연구에서는 패턴을 발생시키기 위한 전체적인 개념과 테스트 소요시간의 감소를 위한 ALPG (Algorithm Pattern Generator) 적용을 위한 입력에 따른 어드레스와 데이터 생성에 대해 PLD를 사용하여 회로설계를 하였으며, 설계된 회로를 시뮬레이션을 통해 검증하고자 한다.

\* 주저자 : 호서대학교 전기정보통신공학부 부교수

Tel : 041-540-5664, Fax : 041-540-5693

E-mail : joonskim@office.hoseo.ac.kr

접수일자 : 2003년 10월 22일

1차심사 : 2003년 11월 12일

심사완료 : 2004년 10월 13일




그림 1. Pattern generator의 전체 블럭도  
Fig. 1. Block diagram of pattern generator

## 2. 패턴 생성기 회로설계

### 2.1 PG의 전체 블럭도

PG의 주요작업은 주소 생성과 데이터 생성이다. 일반적으로 주소 생성은 카운터(counter), LFSR (Linear Feedback Shift Register) 또는 마이크로프로세서를 이용하며, 데이터 생성은 주소 또는 유한상태기(finite state machine)를 이용한다[2][4].

그림 1은 pattern generator의 전체 블록이다. 컴퓨터에서의 데이터 입력을 받아들여 PC data bus를 통하여 PG의 main memory 와 program counter로 데이터가 들어간다. Program counter로 들어간 데이터는 PG main memory의 어드레스를 발생시키고 PG의 main memory로 들어간 데이터는 program Counter에서 발생된 어드레스 메모리 라인에 의해 할당된 어드레스로 데이터가 들어가 address part, data part, index part 그리고 control part로 입력될 memory file 신호를 발생하게 된다. 각각의 발생되어진 memory file은 address part에서는 테스트에 사용될 주소를 생성하여 순차적으로 제공하게 되고, data part에서는 address part에서 발생된 주소에 들어갈 데이터를 발생하게 된다. Index part에서는 memory의 출력을 제어할 하게 되고, control part에서는 PG를 제어할 명령과 메모리 제어에 관련된 신호를 발생하게 된다. 또 main memory에서 출력된 신호는

MOD와 MUTC 신호 발생 부분으로 들어가 MOD 24개 신호와 MTC 24개 신호를 발생하게 된다.

위의 언급한 메모리에서 발생되는 MF신호와 data 신호가 PG의 다른 구성부분에서 어떠한 신호로서 입력이 되는지는 각각의 부분마다 설명을 할 것이다.

### 2.2 PG의 각 부분별 기능

위에서 전체 블록을 사용하여 전반적인 PG의 작동을 알아보았다. 그러면 다음 부분부터는 PG를 구성하고 있는 program counter, address part, index part, control part, data part에 대하여 각 블록과 회로를 제시하여 각 블록의 기능을 설명하겠다. 이 모든 블록은 PG main memory의 출력 신호를 사용한다. 그럼 먼저 PG에서 가장 중요한 부분인 program counter를 살펴보겠다.

#### (1) Program counter

그림 2의 블록은 PG에서 가장 중요한 역할을 하는 program counter이다. 앞서 말한 PG의 역할에서 PG는 주소와 데이터를 생성한다고 했는데, program counter는 PG의 main memory에 주소를 할당하고 그 할당된 주소로 PC로부터 data가 입력되어 main memory에서 발생하는 신호인 MF 신호와 data신호를 발생하게 된다.




그림 2. Program counter의 블럭도  
Fig. 2. Block diagram of program counter




그림 3. Program counter 회로  
Fig. 3. Program counter circuit

Main memory에서 발생된 memory file은 interrupt address register 회로에 들어가 main memory의 memory address line 발생에 대하여 인터럽트 기능을 하는데, 이는 program counter에서 발생되는 memory address line과 main memory와의 충돌을 방지하기 위함이다.

그림 3은 그림 2의 program counter 부분의 회로이다. data 신호가 입력되면 counter와 adder를 거쳐서 memory address line 신호가 발생된다. counter에서 출력된 신호는 mux에서 data 신호를 쓸 것인지 counter에서 출력된 신호를 쓸 것인지를 결정하게 된다. PC stack은 출력된 memory address line을 feedback시켜 다른 address line을 발생하게 한다. 이런 과정으로 출력되는 memory address line 신호




그림 4. Address부의 블럭도  
Fig. 4. Block diagram of address part

패턴 생성기의 PLD 외로설계에 관한 연구

는 main memory에서 memory address line을 출력할 것인지 아니면 이전 신호를 유지할 것인지를 interrupt address register에 MF 신호를 보내어 결정하게 된다.

(2) Address part

그림 4는 address part의 구성도이다. 이 부분에서는 검사할 소자에 데이터가 입력될 어드레스를 발생하게 된다. Address part에서는 메모리에서 생성된 memory file이 입력으로 들어가 전반적인 신호를 구성하게 되는데, 입력인 MF 신호는 selector를 통하여 새로운 MF신호를 사용할 것인지 아니면 이전 신호의 구성을 사용할지를 결정하게 된다. 선택되어진 신호는 address ALU에서 정의되는 연산을 하고 나오는 출력 값과 address MAX register에서 나오는 출력 값, 즉 MF신호들과 AND 연산을 하여 그 조합된 신호의 출력이 address register를 통과하여 address save register와 selector로 신호가 들어가게 된다.

Selector로 들어간 신호는 MF신호를 쓸 것인지 아니면 address register에서 들어온 신호를 사용할 것인지를 결정하게 되고, 그 결정된 신호는 다시 address ALU의 입력으로 들어가게 된다. 그리고 address save register를 통과하고, 다시 address ALU로 들어가 selector에서 들어간 입력과 조합되어 정의하는 연산을 하게 되어 위의 일련의 과정을 수행하게 되며 최

종적으로 나오는 16개의 신호는 버퍼(buffer)를 거쳐 테스트할 디바이스에 도달하게 된다.




그림 5. Address A.L.U 회로  
Fig. 5. Address A.L.U circuit

그림 5는 그림 4의 Address A.L.U의 회로이다. 초기의 입력 MF 신호에 의해 mux에서 선택되어진 신호가 ALU에 입력되어지고, 출력된 신호와 MF 신호와 AND 연산이 이루어진다. 버퍼(buffer)를 통과하여 mux에서 이전신호를 ALU에 입력할 것인지 아니면 MF 신호를 입력할지를 결정하게 되고, 다시 위와 같이 일련의 과정을 수행하게 된다.




그림 6. Data부의 블럭도  
Fig. 6. Block diagram of data part

(3) Data part

그림 6은 PG의 중요한 기능중 하나인 어드레스에 들어갈 data를 출력하는 부분이다. 우선 memory file이 입력으로 들어간다. 들어간 신호는 data A.L.U에서 정의된 논리식에 의해 출력을 발생시키고 출력된 신호는 data save register와 data register로 입력되어진다. 이전 신호를 유지해야 할 경우 data save register에 들어간 신호를 사용하던지 아니면 data register에서 출력된 신호를 사용한다. 이 신호는 selector에서 새로운 MF신호를 사용할 것인지 아니면 feedback되어진 신호를 사용할 것인지를 결정하게 된다. 이와 같은 일련의 과정을 통해 출력되어지는 16bit data 값은 버퍼(buffer)를 통해 신호를 보강하여 테스트할 device에 가해진다.

그림 7은 그림 6의 Data A.L.U의 회로이다. MF 신호가 입력으로 주어지고, data A.L.U인 TP소자에서 사용자가 정의해 놓은 논리 연산을 통해 data출력이 이루어진다.

(4) Index Part

그림 8은 index part의 구성도이다. Index part는 memory address line의 출력과 main memory




그림 7. Data A.L.U 회로  
Fig. 7. Data A.L.U circuit

output enable를 제어하여 PG에서의 입출력의 충돌을 제어하게 된다.

Index register는 MF신호를 입력으로 받아들여 index register jump(이하 IRJP) 신호를 발생시킨다. 발생시키는 과정은 index register main memory 신호와 jump index register 신호에 의해 full adder에서의 carry가 발생 되면 IRJP 신호가 발생된다. 또 carry의 발생으로 인해서 index register main memory가 feedback 되어 들어온 신호를 유지하거나 아니면 새로운 데이터를 메모리




그림 8. Index부의 블럭도  
Fig. 8. Block diagram of index part

패턴 생성기의 PLD 외로설계에 관한 연구

에 입력받게 된다. 그럼 IRJP 신호가 과연 어떤 역할을 하는지를 알아보겠다. 블록에는 출력되는 신호에 의해 memory OE 제어라고 나와 있다. 이는 IRJP 신호를 입력으로 받아들이는 PG의 구성요소에서 그 입력으로 발생하는 신호가 PG의 main memory와 SetPC에 들어갈 신호를 발생하게 된다. 우선 PG의 main memory 블록에 들어가는 신호는 memory output enable로 입력되게 되고, SetPC에 들어가는 신호는 program counter 블록으로 들어가 memory address line의 출력을 제어하게 된다. 이것은 출력되는 Address와 Data를 제어하기 위해 사용된다.

그림 9는 그림 8의 index part 블록의 adder 회로이다. MF 신호가 메모리에 입력된다. 메모리에서 출력된 4bit adder의 입력으로 들어가고, IRJP를 발생해야 되는지 아니면 이전신호를 유지 시켜야 되는지를 결정하게 된다. 0~15의 출력은 이전 신호의 유지에 관한 신호이며, 이 신호와 MF 신호에 의해 memory address line의 출력 상태와 memory 출력 상태를 제어하는 신호가 발생된다.

(5) Control part

그림 10은 PG의 제어를 담당하는 control에 관련된 구성도이다. 입력으로 들어가는 데이터는 PC data bus, PC control bus, PC address bus가 입력으로 들어가게 된다. Memory control 하는 PLD 소자를 통해 memory 부분의 양방향 버퍼를 제어해 이전 신호를 쓸것인지 새로운 신호를 쓸것인지를 결정하는 제어신호와 memory output enable를 결정하는 신호를 제어하는 신호, 그리고 memory write enable 제어 신호가 발생된다.

Command control 부분은 입력으로 control bus와 default high로 정해진 입력을 사용하여 command register에 입력될 신호를 발생하게 된다. 입력된 신호는 main memory의 output enable를 제어하고, program counter에서 발생하는 memory address line을 제어하게 된다.

그림 11는 control part 블록의 PLD 소자 회로이다. PC에서의 data 신호와 control bus가 입력으로 들어가게 된다. Memory file write와 control 소자는

일련의 논리연산을 정의해 놓아 입력되는 신호와의 조합으로 control 신호를 출력하게 된다.




그림 9. Index부 회로  
Fig. 9. Index part circuit




그림 10. 제어부의 블럭도  
Fig. 10. Block diagram of control part




그림 11. PLD 소자 회로  
Fig. 11. PLD device circuit

### 3. 시뮬레이션 결과 및 고찰

#### (1) Program counter

그림 12는 program counter의 simulation 결과이다. 점선 부분은 각 조건에 의해 memory address line인 PCA[7~0]와 PCB[7~0]의 출력을 나타낸다. 입력된 데이터 즉 counter에서 발생하는 신호에 의

해 main memory의 address line을 발생하는 program counter는 main memory에서 발생하는 신호인 MF와 data 신호에 의해 interrupt address를 제어하며 program counter에서 발생하는 address line과 main memory와의 충돌을 방지하게 된다. 그림 12의 simulation 조건은 memory address line 이 발생할 수 있는 최적의 조건을 만족시키기 위한 입력을 사용하였다. 그리고 feedback signal을 구현하기 위해 PPA[7 : 0] 신호를 만들어 입력으로 사용하여 그림 12와 같은 결과를 얻을 수 있었다.

#### (2) Address part

그림 13은 address part의 simulation 결과이다. MFSL 신호에 의해 이전신호를 유지할 것인지 아니면 새로운 신호를 사용할 지를 결정하게 된다. 결정된 신호는 address ALU device 에 입력되어 S0, S1, S2 신호에 의해 ALU device에서 정의해 놓은 연산을 하게 된다. 이 연산에 의해 출력되는 신호는 MF 신호와 AND LOGIC 연산을 하여 최종 신호를 출력하게 된다. 그림 13의 결과에서 이 부분에 대해 설명한다면, 점선부분에서 보인 것처럼 a(1)의 입력으로 발생하는 신호와 b(2)의 입력신호와 AND 연산되어 최종결과인 c(3)가 출력하게 된다.




그림 12. Program counter 실험결과  
Fig. 12. The simulation results for program counter

패턴 생성기의 PLD 외로설계에 관한 연구




그림 13. Address부 실험결과  
Fig. 13. The simulation results for address part

(3) Data part

그림 14는 data part의 simulation 결과이다. Address part에서 발생한 address에 들어갈 data를 출력하는 부분의 simulation 결과인데, data part 회

로에서 명시된 TP라는 PAL device에 입력되는 MF 신호와 그 외의 제어 신호들이 정의해 놓은 논리 연산에 의해서 TP7~TP0 신호를 발생하게 된다.




그림 14. Data부 실험결과  
Fig. 14. The simulation results for data part






그림 15. Index부 실험결과  
Fig. 15. The simulation results for index part

(4) Index part

그림 15는 index part의 simulation 결과이다. Index part의 회로의 출력단(그림 15에서는 버퍼 output)은 feedback 신호로서 이전신호를 유지시키기 위해 사용하였다. 여기에선 입력단의 신호에 의해 IRJP 신호가 발생하는 과정을 중점으로 시뮬레이

션 하였다. 입력단에서 /JIR과 /BUSY 신호가 LOW 값을 가질 때 IRO 신호가 HIGH 값을 가지도록 IR (PAL device)에 정의되어 있다. IRO에서 출력된 HIGH 값은 4bit address의 Cin으로 들어가 다른 입력들과의 조합으로 IRJP를 발생하게 된다. 점선 부분은 IRJP가 HIGH 값을 가지는 상태로서 memory




그림 16. 제어부 실험결과  
Fig. 16. The simulation results for control part

## 패턴 생성기의 PLD 외로설계에 관한 연구

output enable과 program counter를 제어할 부분인 SETPC로 들어가 최종적인 신호를 발생하게 되어, main memory에서는 memory output enable 신호를, program counter에서는 memory address line의 출력을 제어하는 신호를 발생하게 된다.

### (5) Control part

그림 16은 control part의 simulation 결과이다. 각 입력에 의해 ①, ②, ③, ④를 발생하게 된다.

①은 memory write enable 신호에 대한 출력인데, 이 신호는 memory file write PAL device에서 정의된 논리 연산에 의해서 발생된다. ③, ④에서 발생하는 신호 또한 이 소자를 통하여 발생된다.

②의 출력은 command register의 제어 신호이다. 이 신호는 control PAL device에 정의된 논리 연산을 통하여 발생하게 된다.

③은 main memory part의 버퍼 방향을 결정하는 신호선이고, ④는 memory output enable 제어 신호 발생부분이다.

## 4. 결 론

고집적화 되고 기능이 복잡해진 반도체 소자 정상 동작 여부를 효율적으로 테스트하기 위해서는 테스트 패턴 생성기를 효율적으로 설계하여 빠른 시간 안에 테스트가 이루어지도록 하는 것이 중요하다.

본 논문에서는 pattern generator를 연구하여 반도체 칩의 생산라인에서의 생산성 증대 및 품질 향상에 중점을 두었다. Functional test를 빠른 시간에 수행하기 위해 검사할 소자의 특성 즉 이론적 특성이 아닌 물리적인 특성에 따라 검사 패턴을 발생하게 된다. 본 논문에서는 알고리즘 패턴 적용을 위해 program counter를 사용하여 address를 발생 시켰다. 또 전체적인 구성에서 각 부분이 어떤 기능을 하는지에 중점을 두었다. Control part의 command part에 의해 전체적인 PG의 제어가 이루어짐을 확인 했으며, 각 부분별 출력 되는 신호가 어떤 과정을 거쳐 발생되는지를 알 수 있었다. 64[Mb] 메모리에 모두 0을 쓴다고 하고 한 개의 셀에 0을 쓰는 동작에 4줄의 프로그램이 필요하다면 2억 5600만 라인의 길이를 갖는

프로그램이 필요하다[3][5][6][7]. Pattern generator를 사용하면 이러한 과정의 효율성을 증대시킬 수 있으며 보다 정확한 오류를 검출 할 수 있게 되고, 모든 회로가 PLD를 사용하여 설계되었기 때문에 구현 시 설계 보드의 면적을 적게 차지해 부가적인 기능을 쉽게 추가할 수 있으며, 이로 인해 테스트 소요시간과 생산 비용이 감소되어 산업화의 경쟁력이 될 것이다.

본 논문은 한국과학재단지정 호서대학교 RRC 주관으로 수행되었음.

## References

- (1) A.Stevens, "Introduction to Component Testing" Addison-Wesley Publishing Company, 1986.
- (2) 강성호, 김규철. 소병세, 홍성제 공저 "메모리 테스트" 대영사, p13-66, 2001.
- (3) M. Abramovici, M. A. Breuer and A. D. Friedman, 'Digital System Testing and Testable Design', Computer Science Press, 1990.
- (4) E. B. Eichelberger and T. W. Williams, "A Logic Design Structure for LSI Testing," Proc. 14th Design Automation Conference., pp. 462-468, June. 1977.
- (5) Janusz Rajski and Jerzy Tyszer, "Recursive Pseudoexhaustive Test Pattern Generation," IEEE Transactions on Computer VCL. 42, NO. 12, December, 1993.
- (6) E. J. McCluskey "Verification testing-A pseudoexhaustive test technique" IEEE Trans Comput. vol. C-33. pp. 541-546, June 1984.
- (7) G. E. Sobelman and C. H. Chen, "An efficient approach to pseudoexhaustive test generation for BIST design", in proc. ICCD, pp. 576-579, 1989.

## ◇ 저자소개 ◇

### 노영동 (盧永東)

1976년 10월 11일생. 2002년 2월 호서대학교 공대 전자공학과 졸업. 2004년 8월 호서대학교 대학원 전자공학과 졸업(석사). 2004년 9월~현재 (주)디아이 중앙연구소 연구원. 주요관심분야는 반도체 검사장비, 디지털 시스템 설계, 영상신호처리 등.

### 김준식 (金俊植)

1963년 4월 8일생. 1987년 2월 서강대학교 공대 전자공학과 졸업. 1982년 2월 서강대학교 대학원 전자공학과 졸업(석사). 1993년 8월 서강대학교 대학원 전자공학과 졸업(박사). 1993년 9월~1994년 2월 서강대학교 부설산업기술연구소 박사 후 연구원. 1994년 3월~현재 호서대학교 전기정보통신공학부 교수. 주요관심분야는 반도체 검사장비, 디지털 시스템 설계, 영상신호처리, 영상인식, 영상통신 등.