• 전자공학회논문지CI
• /
• 제48권5호
• /
• pp.33-41
• /
• 2011

본 논문에서는 지상라이다를 사용해 구조물을 측정한 점군데이터가 갖는 중복성을 피하고, 목표 구조물외에 불필요한 정보의 수를 감소시키도록 하는 점군데이터의 무손실 압축 기법을 제안한다. 제안된 방법을 적용하기 위해, 호프 변환을 이용하여 구조물과 지상라이다의 수평방향 사이의 각도를 찾아, 이를 점군데이터의 회전 변환에 적용하였다. 이로써 x축에 평행하도록 구성된 점군데이터에 대한 y좌표의 중복성은 기존의 데이터보다 많아지고, 따라서 압축률도 향상시킬 수 있다. 추가로, 불필요한 데이터를 찾아 정보량을 감소시키는 방법을 적용한다. 하나는 점군데이터를 데시메이션하는 것이고, 다른 하나는 목표 구조물이 갖는 y좌표의 범위를 찾아 목표로 하는 범위내 점군데이터만 추출하는 것이다. 제안한 방법은 실험을 통해 압축률이 향상되었음을 확인할 수 있다. 또한, 별도의 추가 정보 없이 점군데이터의 위치 정보만으로 데이터를 압축할 수 있고, 이 압축알고리듬으로 처리속도를 높일 수 있다.

• 한국위성정보통신학회논문지
• /
• 제10권1호
• /
• pp.1-5
• /
• 2015

멀티미디어 기술의 급속한 발전과 사용자의 대형 화면에 대한 선호도가 높아지는 가운데 새로운 영상 압축 기술인 HEVC(High Efficiency Video Coding) 고화질 영상 압축 표준을 탄생시켰으며, 그 결과 기존의 HD급 영상보다 4배 이상, 16배까지 선명한 초고화질 UHD(Ultra High Definition) 영상 서비스가 새롭게 주목받고 있다. 또한 JPEG 2000 압축도 기존 처리되던 픽셀 이미지를 넘어 초고화질 해상도 이미지(4K : $3,840{\times}2,160$ 또는 8K : $7680{\times}4320$)를 처리 지원을 하고 있다. 따라서 초고화질 이미지의 획득 및 저장을 위해서는 고속의 처리 기술이 필요하다. 이에 본 논문은 초고화질 해상도 이미지의 고속 처리를 위한 병렬처리 기술에 대한 연구를 위하여, JPEG 2000의 처리 과정을 살펴보고 전처리 단계인 색공간 변환 알고리즘 적용을 위하여 GPU환경에서 병렬 컴퓨팅을 통해 처리속도를 향상시키는 방법을 제안한다. 병렬화한 알고리즘의 구현은 OpenCL(Open Computing Language)을 이용하였다. 실험 결과 사용자 정의 쓰레드 기반 고속 처리와 비교하여 초고화질 해상도 이미지(UHD 4K : $3,840{\times}2,160$)를 기준으로 최대 5배의 성능 향상의 결과를 보여주었다.

• 대한전자공학회논문지SP
• /
• 제47권6호
• /
• pp.48-56
• /
• 2010

최근 멀티미디어 서비스에 대한 사용자들의 고화질, 고해상도 요구에 따라 비디오 코덱의 연산량이 크게 증가되었기 때문에, 모바일 장치 멀티미디어 장치에서 실시간 영상 서비스를 위해서는 많은 속도 개선이 필요하다. 이에 새롭게 등장한 멀티 코어 플랫폼을 이용한 코덱 병렬화에 대한 연구가 많이 이루어지고 있다. 본 논문에서는 비디오 코덱을 슬라이스 기반으로 병렬화 하는 방법을 제안한다. 병렬화를 위한 새로운 병렬 슬라이스(parallel slice)를 정의하고, 부호화 효율을 고려하여 병렬 슬라이스에 적합한 부호화 순서를 제안한다. 또한, 제안하는 슬라이스간의 동기화 시간을 최소화하기 위하여 복호화 가능 여부를 각각의 슬라이스에서 판단하는 동기화 방법을 제안한다. 제안하는 병렬화 슬라이스를 H.264/AVC에 적용하여 CIF 영상에 대해서 3.4%의 비트율 증가에 27.5%의 병렬화 속도 개선을 얻었으며, 720p 영상에 대해서는 2.7%의 비트율 증가에 40.7%의 병렬화 속도 개선을 얻었다.

• 한국전자통신학회논문지
• /
• 제14권2호
• /
• pp.417-424
• /
• 2019

AR/VR 디바이스에서 무손실 이미지 압축을 위한 JPEG-LS(: LosSless) 코덱에서 SBT 기반 프레임 압축기술로 메모리와 지연을 줄이는 설계를 제안하였다. 제안된 JPEG 무손실 코덱은 주로 콘텍스트 모형화 및 업데이트, 픽셀과 오류 예측 그리고 메모리 블록으로 구성된다. 모든 블록은 실시간 영상처리를 위해 파이프라인 구조를 가지며, LOCO-I 압축 알고리즘에 SBT 코딩기반의 개선된 2차원 접근방식을 사용한다. 제시한 STB-FLC기법을 통해 Block-RAM 사이즈를 기존 유사연구보다 1/3로 줄이고 예측(prediction) 블록의 병렬 설계는 처리속도에 향상을 가져올 수 있었다.

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.774-780
• /
• 2017

본 논문은 HEVC의 엔트로피 코딩방법인 CABAC 부호화기를 위한 효율적인 이진 산술 부호화기 하드웨어 구조를 제안한다. CABAC은 HEVC 표준에서 사용되는 엔트로피 코딩 방법으로 통계적 중복성을 제거하여 영상의 높은 압축률을 지원한다. 하지만 이진 산술 부호화(Binary Arithmetic Encode)는 데이터 간의 의존 관계가 높아 병렬처리가 어렵고 실시간 처리의 지연이 발생 된다. 제안하는 이진 산술 부호화기는 입력으로 들어오는 빈을 고속으로 처리하기 위하여 재정규화 과정을 분리 시켜 동작하도록 설계한다. 기존의 반복적인 알고리즘을 병렬적으로 처리함으로써 최대지연시간(Critical Path)을 최적으로 줄일 수 있는 4단계의 파이프라인 구조로 설계하였다. 또한, 멀티-빈 구조를 적용하여 클록 사이클 당 3개의 빈을 처리한다. 제안하는 CABAC의 이진 산술 부호화기는 Verilog-HDL로 설계하였으며 65nm 공정으로 합성하였다. 합성 결과 게이트수는 8.07K 이며 최대 동작주파수는 769MHz로 최대 빈 처리량은 2307Mbin/s이다. 제안하는 하드웨어 구조는 기존의 이진 산술 부호화기와 비교하여 최대 빈 처리량이 26% 만큼 증가 하였다.

• 전기전자학회논문지
• /
• 제21권1호
• /
• pp.100-103
• /
• 2017

움직임 추정기는 동영상 압축에서 가장 많은 연산량을 차지하는 연산으로, 처리 속도를 맞추기 위해 다수의 단위 연산기를 병렬로 사용하는 경우가 많다. 단위 연산기를 많이 사용할수록 처리 속도가 빨라지지만 하드웨어 면적도 커지기 때문에 단위 연산기의 개수를 최적화하는 것이 중요하다. HEVC(high efficiency video coding)의 경우 연산량을 줄이고 성능을 높이기 위해서 다단계 움직임 추정 기법을 주로 사용하는데, 각 단계마다 탐색점의 개수 및 위치가 다르기 때문에 단위 연산기의 사용률이 항상 100%가 되지 않으며 단위 연산기의 개수에 따라 사용률이 크게 달라진다. 본 논문에서는 단위 연산기의 사용률과 연산 사이클을 계산하여 주어진 움직임 추정 기법에 최적화된 단위 연산기 개수를 찾아 내는 방법을 제안한다.

• 대한전자공학회논문지SD
• /
• 제40권6호
• /
• pp.447-458
• /
• 2003

고속동작을 하는 곱셈기는 DSP의 기본 블록 설계에 있어서 필수적이다. 전형적으로 신호처리분야에 있어서 반복 알고리듬은 다량의 곱셈연산을 필요로 하고, 이 곱셈연산을 첨가하고 실행하는데 사용된다. 본 논문은 32×32-b RST를 적용한 병렬 구조 곱셈기의 매크로 블록을 제시한다. Tree part의 속도를 향상시키기 위해 변형된 부분곱 발생 방법이 구조레벨에서 고안되었다. 이것은 4 레벨을 압축된 3 레벨로 줄였고, 4-2 압축기를 사용한 월리스 트리 구조에서도 지연시간을 감소시켰다. 또한, tree part가 CSA tree를 생성하기 위한 4개의 모듈러 블록과 결합이 되게 하였다. 그러므로 곱셈기 구조는 부스 셀렉터, 압축기, 새로운 부분곱 발생기(MPPG : Modified Partial Product Generator)로 구성된 같은 모듈에 규칙적으로 레이아웃 될 수 있다. 회로레벨에서 적은 트랜지스터 수와 엔코더로 구성된 새로운 부스 셀렉터가 제안되었다. 부스셀렉터에서의 트랜지스터 수의 감소는 전체 트랜지스터 수에 큰 영향을 끼친다. 설계된 셀렉터에는 9개의 PTL(Pass Transistor Logic)을 사용한다. 이것은 일반적인 트랜지스터 수의 감소와 비교했을 때 50% 줄인 것이다. 단일폴리, 5중금속, 2.5V, 0.25㎛ CMOS공정을 사용하여 설계하고, Hspice와 Epic으로 검증하였다. 지연시간은 4.2㎱, 평균 전력소모는1.81㎽/㎒이다. 이 결과들은 발표된 성능이 우수한 일반적인 곱셈기보다도 성능이 우수하다.