• 전력전자학회논문지
• /
• 제19권3호
• /
• pp.240-248
• /
• 2014

It is DC power that Output of renewable energy being recently developed and researched. Also, demand of DC power will expect to proliferate due to increase of digital load. Thus, DC distribution system providing high quality of power and reliability has emerged as a new distribution system. If the conventional distribution systems are substituted by proposed DC distribution system, the output of renewable energy can be connected with distribution systems under minimum power conversion. Therefore, in the event of connection with DC load, it can construct an efficient distribution system. In this paper, the integrated parallel operation of power conversion module for DC distribution system is proposed. Also, this paper proposed modularization of power conversion devices for DC distribution system and power control for parallel operation of large capacity system. DC distribution system consists of three power conversion modules such as AC/DC power conversion module 2 set, ESS module 1 set. DC distribution system controls suitable operation depending on the status of the DC power distribution system and load. Integrated operation of these systems is verified by simulation and experiment results.

• 한국정보처리학회논문지
• /
• 제4권11호
• /
• pp.2690-2700
• /
• 1997

본 연구에서는 공유메모리 병렬 컴퓨터 환경에서 N개의 key를 $O(log^2N)$ 시간에 정렬 할 수 있는 병 알고리즘인 SARED-MEMORY-BS와 REDUCED-BS를 설계하였다. REDICED-BS 알고리즘은 각각 로세서에 있는 local memory를 효율적으로 사용할 수 있도록 제안한 parity전략을 사용하였다. 각각의 프로세서에 있는 local memo교를 효율적으로 사용함으로써 REDUCED-BS 알고리즘은 SHARED-MEMORY-BS 알고리즘에 비햐여 통신의 빈도수가 약 1/2정도 감소된 것으로 나타났다. 결과적으로 REDUCED-BS 알고리즘은 병렬 정렬시 통신을 감소시킴으로써 컴퓨터의 사용 효율을 향상시킬 수 있다.

• 한국정보전자통신기술학회논문지
• /
• 제10권4호
• /
• pp.288-294
• /
• 2017

최근들어 CNN(Convolutional Neural Network)을 이용한 딥러닝 기술이 영상인식 등의 분야에서 널리 활용되고 있다. CNN에서 승산과 가산으로 수행되는 컨볼루션 처리는 단순한 연산이지만 하드웨어로 구현하는 데 문제가 되는 것은 승산을 수행하는데 필요한 계산시간이다. 컴퓨팅 파워의 사용에 문제가 없는 응용분야에서는 문제가 되지 않지만 임베디드용 딥러닝 시스템 등의 구현을 위한 하드웨어 칩설계에서는 많은 제한이 있다. 따라서 본 논문에서는 그레이스케일 영상을 2진영상의 중첩으로 표현한 후, 병렬로 가산만을 이용하여 컨볼루션을 수행하는 병렬가산 알고리즘을 제안하였다. 본 논문에서 새롭게 제안한 알고리즘의 유용성을 확인하기 위한 실험을 통해 처리시간의 감소가 가능한 병렬가산 방식으로 컨볼루션을 수행할 수 있음을 확인하였다.

• 한국인터넷방송통신학회논문지
• /
• 제17권6호
• /
• pp.27-31
• /
• 2017

본 논문에서는 낮은 삽입 손실을 가지는 광대역 DSPSL (double-sided parallel-stripline) - CPS (coplanar stripline) 전이구조를 제안하였다. 제안하는 전이구조는 자연스러운 전계분포의 필드 변환과 DSPSL과 CPS 사이의 임피던스 정합의 관점에서 설계되었다. 전이구조의 명확한 설계방법을 제시하여 바닥면 그라운드의 변화와 전이구조의 길이를 결정할 수 있게 하였다. 설계의 제작된 전이구조의 특성은 전이구조 당 6.2 ~ 18.2 GHz의 대역에서 0.7 dB의 낮은 삽입 손실을 가지고 있으며, 6.2 ~ 30 GHz 이상의 대역에서 1.25 dB의 삽입 손실을 가짐을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제39권5호
• /
• pp.87-94
• /
• 2002

본 논문에서는 기존의 배열구조의 문제점인 전력낭비와 느린 연산속도를 보완하기 위하여 병렬배열구조를 채택하고 비동기 시스템에 적합하도록 평균 연산속도를 최소화한 곱셈기를 제안한다. 실험 결과 제안된 비대칭 병렬배열구조는 기존의 배열구조와 비교하였을 때, 평균 55% 정도의 연산시간 단축이 가능하며, 이 구조를 이용한 Booth 인코딩 비동기 곱셈기는 기존의 Booth 인코딩 배열 곱셈기에 비해 40% 정도의 시간 단축 효과가 있음을 확인하였다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제9권11호
• /
• pp.4347-4366
• /
• 2015

Distinguished with traditional strategies which offload an application's computation to a single server, parallel computation offloading can promote the performance by simultaneously delivering the computation to multiple computing resources around the mobile terminal. However, due to the variability of communication and computation environments, static application component multi-partitioning algorithms are difficult to maintain the optimality of their solutions in time-varying scenarios, whereas, over-frequent algorithm executions triggered by changes of environments may bring excessive algorithm costs. To this end, an adaptive application component mapping algorithm for parallel computation offloading in variable environments is proposed in this paper, which aims at minimizing computation costs and inter-resource communication costs. It can provide the terminal a suitable solution for the current environment with a low incremental algorithm cost. We represent the application component multi-partitioning problem as a graph mapping model, then convert it into a pathfinding problem. A genetic algorithm enhanced by an elite-based immigrants mechanism is designed to obtain the solution adaptively, which can dynamically adjust the precision of the solution and boost the searching speed as transmission and processing speeds change. Simulation results demonstrate that our algorithm can promote the performance efficiently, and it is superior to the traditional approaches under variable environments to a large extent.

• 한국전자통신학회논문지
• /
• 제7권1호
• /
• pp.69-79
• /
• 2012

본 논문에서는 m은 홀수이고 n=mk인 경우에, 확대체 GF($2^n$)위에서의 곱셈기를 보조기로 사용하는 타입 k 가우스 주기를 가지는 유한 부분체 GF($2^m$)위에서의 새로운 병렬 곱셈기를 제안한다. 이 곱셈기의 공간과 시간 복잡도는 타입 IV인 경우에는 지금까지 알려진 곱셈기 중에서 가장 효율적인 Reyhani-Masoleh and Hasan의 곱셈기와 동등하다.

• ETRI Journal
• /
• 제27권5호
• /
• pp.525-532
• /
• 2005

In this paper, we propose and present implementation results of a high-speed turbo decoding algorithm. The latency caused by (de)interleaving and iterative decoding in a conventional maximum a posteriori turbo decoder can be dramatically reduced with the proposed design. The source of the latency reduction is from the combination of the radix-4, center to top, parallel decoding, and early-stop algorithms. This reduced latency enables the use of the turbo decoder as a forward error correction scheme in real-time wireless communication services. The proposed scheme results in a slight degradation in bit error rate performance for large block sizes because the effective interleaver size in a radix-4 implementation is reduced to half, relative to the conventional method. To prove the latency reduction, we implemented the proposed scheme on a field-programmable gate array and compared its decoding speed with that of a conventional decoder. The results show an improvement of at least five fold for a single iteration of turbo decoding.

• 한국산학기술학회논문지
• /
• 제10권6호
• /
• pp.1196-1200
• /
• 2009

본 논문에서는 통과대역을 가변하는 대역통과여파기를 제안하였다. 이 여파기의 구조는 2단 Direct Capacitive Coupled 공진기 대역통과여파기이며, 중심주파수의 가변을 위하여 여파기에 사용된 병렬 공진기의 캐패시터를 버렉터 다이오드로 대체하였다. 본 논문에서는 중심주파수 200MHz에서 최대 245MHz까지 가변되는 대역통과여파기를 제작하여 설계 이론의 타당성을 검증하였다.

• ETRI Journal
• /
• 제38권6호
• /
• pp.1042-1051
• /
• 2016

The mobile hotspot network (MHN), which is capable of providing a data rate of gigabits per second at high speed, is considered a potential use case of the future enhanced mobile broadband for 5G. Because a unidirectional network deployment has been considered for an MHN, non-orthogonal multiple access (NOMA) can be employed to improve the system performance. For a practical implementation of NOMA under an MHN highway scenario where multiple pieces of MHN terminal equipment are served through the same beam simultaneously, a NOMA transceiver is proposed in this paper. For the NOMA transmitter, Gray-coded QAM constellation mapping is extended to arbitrary modulation order q. For the NOMA receiver, successive interference cancellation (SIC) is no longer necessary, and instead, a parallel demodulation is proposed. The numerical and simulation results suggest that the proposed NOMA transceiver outperforms the conventional NOMA SIC receiver and can be flexibly used for an MHN highway scenario.