• Title/Summary/Keyword: output delay

검색결과 780건 처리시간 0.027초

Application of an Adaptive Autopilot Design and Stability Analysis to an Anti-Ship Missile

  • Han, Kwang-Ho;Sung, Jae-Min;Kim, Byoung-Soo
    • International Journal of Aeronautical and Space Sciences
    • /
    • 제12권1호
    • /
    • pp.78-83
    • /
    • 2011
  • Traditional autopilot design requires an accurate aerodynamic model and relies on a gain schedule to account for system nonlinearities. This paper presents the control architecture applied to a dynamic model inversion at a single flight condition with an on-line neural network (NN) in order to regulate errors caused by approximate inversion. This eliminates the need for an extensive design process and accurate aerodynamic data. The simulation results using a developed full nonlinear 6 degree of freedom model are presented. This paper also presents the stability evaluation for control systems to which NNs were applied. Although feedback can accommodate uncertainty to meet system performance specifications, uncertainty can also affect the stability of the control system. The importance of robustness has long been recognized and stability margins were developed to quantify it. However, the traditional stability margin techniques based on linear control theory can not be applied to control systems upon which a representative non-linear control method, such as NNs, has been applied. This paper presents an alternative stability margin technique for NNs applied to control systems based on the system responses to an inserted gain multiplier or time delay element.

Quality-Oriented Video Delivery over LTE

  • Pande, Amit;Ramamurthi, Vishwanath;Mohapatra, Prasant
    • Journal of Computing Science and Engineering
    • /
    • 제7권3호
    • /
    • pp.168-176
    • /
    • 2013
  • Long-term evolution (LTE) is emerging as a major candidate for 4G cellular networks to satisfy the increasing demands for mobile broadband services, particularly multimedia delivery. Multiple-input multiple-output (MIMO) technology combined with orthogonal frequency division multiple access and more efficient modulation/coding schemes (MCS) are key physical layer technologies in LTE networks. However, in order to fully utilize the benefits of the advances in physical layer technologies, the MIMO configuration and MCS need to be dynamically adjusted to derive the promised gains of 4G at the application level. This paper provides a performance evaluation of video traffic with variations in the physical layer transmission parameters to suit the varying channel conditions. A quantitative analysis is provided using the perceived video quality as a video quality measure (evaluated using no-reference blocking and blurring metrics), as well as transmission delay. Experiments are performed to measure the performance with changes in modulation and code rates in poor and good channel conditions. We discuss how an adaptive scheme can optimize the performance over a varying channel.

위성/지상 통합 이동통신시스템을 위한 인터리빙 SM-MIMO 기법 (An Interleaved SM-MIMO Scheme for Integrated Mobile Satellite Systems)

  • 김향광;김수영;홍태철;구본준
    • 한국위성정보통신학회논문지
    • /
    • 제8권3호
    • /
    • pp.25-31
    • /
    • 2013
  • 본 논문에서는 위성/지상 통합 시스템에서 효율적으로 동작할 수 있는 공간 다중화 다중 안테나 방식을 위한 효율적인 인터리빙 기법을 제안한다. 제안된 인터리빙 방식에서는 위성 경로로 전송되는 비트들에 대하여 효과적으로 인터리빙을 적용함으로써, 수신 부호어에서 이웃하는 매 비트마다 서로 다른 채널 이득을 가질 수 있도록 한다. 이와 같은 인터리빙 방식을 적용하면 위성 경로에서의 긴 상관시간으로 인한 성능 저하를 효과적으로 보상할 수 있다. 또한, 제안된 인터리빙 방식은 하드웨어 복잡도 측면에서 효율적으로 구현이 가능하며, 시간 지연도 최소화 할 수 있다.

SPICE를 이용한 광연결 시스템의 성능 분석 (Analysis of Optical Interconnection Systems Using SPICE)

  • 이승우;최은창;최우영
    • 대한전자공학회논문지SD
    • /
    • 제37권2호
    • /
    • pp.38-45
    • /
    • 2000
  • 광연결 시스템의 SPICE 모델링과 이를 이용한 시스템 성능 분석에 관한 연구를 수행하였다. 먼저, 광소자의 등가회로 모델을 구현하고, 송·수신단의 회로를 설계하여 안정적인 SPICE 시뮬레이션 결과를 얻었다. SPICE 시뮬레이션 결과로 eye 다이어그램을 얻을 수 있고, 이를 토대로 BER을 계산할 수 있었다. 바이어스 조건에 따라서 turn-on 지연으로 인한 jitter 현상을 볼 수 있고, 전송율, BER, 송신단의 전력 소모, 바이어스 조건의 상호 관계를 통해 시스템의 최적화를 이룰 수 있다. 광연결 시스템의 SPICE를 이용한 최적화 방법은 Gigabit Ethernet, ATM등의 응용 분야에서 LD 구동회로와 수신단의 회로 설계에 유용하게 쓰일 것으로 기대된다.

  • PDF

LG 공진회로를 이용한 사이크로컨버터의 휴지기간 없는 극성절환 방법에 관한 연구 (A Study on the Polarity Changing Method without Dead Time of a Cycloconverter with an LC Resonant Circuit)

  • 최정수;조규민;김영석
    • 전자공학회논문지S
    • /
    • 제35S권9호
    • /
    • pp.111-117
    • /
    • 1998
  • 본 논문은 LC공진회로를 이용한 사이크로컨버터의 휴지기간 없는 극성절환 방법에 관한 것이다. 제안한 방법에 따르면 극성절환시 회로단락을 방지하기 위한 휴지기간이 요구되지 않는다. 따라서 제어지연 및 출력전류의 고조파성분이 감소하게 된다. 그리고 제안한 방법은 비순환전류형의 다른 자연전류형 사이크로컨버터에도 확장될 수 있다. 본 논문에서는 휴지기간 없는 극성절환의 스위칭 방법에 대하여 검토하였으며 제안한 방법의 유용성을 확인하기 위하여 LC공진회로를 이용한 사이크로콘버터에 적용실험을 수행하였다.

  • PDF

트위스티드 다이오드 연결 구조를 이용한 저전압 스윙 도미노 로직 (A New Small-Swing Domino Logic based on Twisted Diode Connections)

  • 안상윤;김석만;장영조;조경록
    • 전자공학회논문지
    • /
    • 제51권4호
    • /
    • pp.42-48
    • /
    • 2014
  • 본 논문에서는, 트위스티드 연결구조를 이용한 새로운 저전압 스윙 도미노 로직 회로를 제안한다. 제안된 회로의 출력스윙 범위는 트위스티드 트랜지스터의 사이즈와 출력 캐패시턴스의 크기에 따라 조절가능하다. 제안된 회로를 적용한 리플캐리덧셈기(Ripple Carry Adder)는 도미노 CMOS로직에 비해 전력소비는 37%감소했고 전력 지연 곱(power-delay product)은 43%감소했다.

PLL을 구동하기 위한 DDFS의 성능분석 (The Performance Analysis of the DDFS to drive PLL)

  • 손종원;박창규;김수욱
    • 한국정보통신학회논문지
    • /
    • 제6권8호
    • /
    • pp.1283-1291
    • /
    • 2002
  • 본 논문에서는 DDFS로 구동하는 PLL을 Q-logic cell based library를 사용하여 schematic 상에서 설계하고 FPGA 0L32$\times$16B를 사용하여 구현하였으며, 측정 결과 주파수 합성기의 스위칭 속도는 DDFS에 사용되는 레지스터 단수와 같다는 결론을 얻을 수 있었다 시뮬레이션 결과 클럭지연은 11클럭 후에 발생되는 것을 알았고, 입력 상태가 랜덤하게 들어온다면 출력에 영향이 있음을 알았다. 따라서 입력상태가 일정간격을 가지게 함으로써 PLL을 구동하기 위한 DDFS는 잡음정형기를 사용하는 것이 좋으며, 또한 D/A 변환기의 대역이 매우 넓어야 하고, PLL의 스위칭 속도보다는 작은 입력 컨트롤 워드의 변화가 바람직하다는 것을 알 수 있다.

Device and Circuit Level Performance Comparison of Tunnel FET Architectures and Impact of Heterogeneous Gate Dielectric

  • Narang, Rakhi;Saxena, Manoj;Gupta, R.S.;Gupta, Mridula
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제13권3호
    • /
    • pp.224-236
    • /
    • 2013
  • This work presents a comparative study of four Double Gate tunnel FET (DG-TFET) architectures: conventional p-i-n DG-TFET, p-n-p-n DG-TFET, a gate dielectric engineered Heterogate (HG) p-i-n DG-TFET and a new device architecture with the merits of both Hetero Gate and p-n-p-n, i.e. HG p-n-p-n DG-TFET. It has been shown that, the problem of high gate capacitance along with low ON current for a p-i-n TFET, which severely hampers the circuit performance of TFET can be overcome by using a p-n-p-n TFET with a dielectric engineered Hetero-gate architecture (i.e. HG p-n-p-n). P-n-p-n architecture improves the ON current and the heterogeneous dielectric helps in reducing the gate capacitance and suppressing the ambipolar behavior. Moreover, the HG architecture does not degrade the output characteristics, unlike the gate drain underlap architecture, and effectively reduces the gate capacitance.

새로운 FDPA 기법을 사용한 시그마-델타 변조기 (Sigma-Delta Modulator using a novel FDPA(Feedback Delay Path Addition) Technique)

  • 정의훈;김재붕;조성익
    • 전기전자학회논문지
    • /
    • 제17권4호
    • /
    • pp.511-516
    • /
    • 2013
  • 본 논문에서는 DAC(Digital to Analog Converter) 출력을 지연시켜 디지털 피드백 패스를 추가하는 FDPA 기법을 사용한 SDM(Sigma Delta Modulator)을 제안한다. 지연된 디지털 피드백 패스만을 추가하여 SDM의 해상도를 높이고 기존 구조의 아날로그 피드백 패스를 제거함으로써 기존 구조에 비해 사용되는 클록이 줄어들어 회로가 간단하다. 제안한 구조를 설계하기 위해 MATLAB 모델링을 이용하여 적분기의 최적 계수를 설정하였다. 설계된 SDM은 $0.18{\mu}m$ CMOS 공정을 사용하였고 신호 대역폭 20KHz, 샘플링 주파수 2.56MHz에서 81dB의 SNR, $220{\mu}W$의 전력을 소모한다.

유도전동기의 속도 제어를 위한 LQ-PID 제어기 설계 (LQ-PID Controller Design for Speed Control of Induction Motor)

  • 이충우;서병설
    • 전자공학회논문지SC
    • /
    • 제41권3호
    • /
    • pp.1-8
    • /
    • 2004
  • 유도전동기의 속도제어시 속도의 지연이나 과도한 오버슈트가 발생하는 문제점을 해결하고 급제동 혹은 제동시 입력 속도와 출력 속도의 오차를 줄이기 위해서 LQ-PID제어기를 제안한다. LQ제어기는 극점들을 상태궤환에 의해 오버슈트와 정착시간등과 같은 설계사양을 만족하는 위치에 배치하는 방법이다. 그러나 폐루프 전달함수에 영점이 존재할때는 설계사양 오버슈트에 영향을 주므로 s-평면에서 기존의 LQ설계 방법으로는 이를 만족시킬 수 없다. 본 연구에서는 이와 같은 문제점을 해결하기 위해서 LQ제어기 설계시 폐루프 전달함수의 영점이 오버슈트에 미치는 영향을 제거할 수 있는 해석적인 방안을 포함하는 새로운 LQ-PID제어기 설계 방법을 제안하고자 한다.