• 대한전자공학회논문지TC
• /
• 제44권11호
• /
• pp.60-66
• /
• 2007

본 논문에서는 마이크로스트립 사각 개방 루프 다중 Split Ring 공진기 (OLMSRR)를 이용하여 전압 제어 발진기의 위상 잡음 특성을 줄이기 위한 새로운 구조를 제안하였다. 이러한 특성 실현을 위하여 마이크로스트립 사각 개방 루프의 형태를 갖는 사각 형태의 다중 Split Ring 공진기 (MSRR)에 대하여 연구하였다. 일반적인 마이크로스트립 선로 공진기뿐만 아니라 위상 잡음 특성을 개선하기 위하여 제안된 마이크로스트립 사각 개방 루프 공진기와 마이크로스트립 사각 개방 루프 Split Ring 공진기 (OLSRR)와 비교할 경우에도 마이크로스트립 사각 개방 루프 다중 SRR는 더 큰 결합 계수를 갖으며, 이로 인하여 얻을 수 있는 더 높은 Q 값을 통하여 전압 제어 발진기의 위상 잡음을 줄 일 수 있다. 1.7 V의 공급 전력을 갖는 전압 제어 발진기는 주파수 조절 범위, $5.746\;{\sim}\;5.84\;GHz$에서 $-124.5\;{\sim}\;-122.0\;dBc/Hz$ @ 100 kHz의 위상 잡음 특성을 갖는다. 이 전압제어 발진기의 Figure Of Merit (FOM)은 동일한 주파수 조절 범위에서 $-203.96\;{\sim}\;-201.6\;dBc/Hz$ @ 100 kHz를 갖는다. 기본적인 마이크로스트립 선로 공진기, 마이크로스트립 사각 개방 루프 공진기, 마이크로스트립 사각 개방 루프 SRR를 이용한 전압 제어 발진기와 비교할 경우, 제안된 공진기를 이용한 전압 제어 발진기의 위상 잡음 특성은 각각 25.66 dB, 8.34 dB, 4.5 dB 개선되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권2호
• /
• pp.83-87
• /
• 2004

Phase noise performance and current consumption of Radio Frequency (RF) Voltage-Controlled Oscillator (VCO) are largely dependent on the Quality (Q) factor of inductor-capacitor (LC) tank. Because the Q-factor of LC tank is determined by on-chip spiral inductor, we designed, analyzed, and modeled on-chip differential inductor to enhance differential Q-factor, reduce current consumption and save silicon area. The simulated inductance is 3.3 nH and Q-factor is 15 at 2 GHz. Self-resonance frequency is as high as 13 GHz. To verify its use to RF applications, we designed 2 GHz differential LC VCO. The measurement result of phase noise is -112 dBc/Hz at an offset frequency of 100 kHz from a 2GHz carrier frequency. Tuning range is about 500 MHz (25%), and current consumption varies from 5mA to 8.4 mA using bias control technique. Implemented in $0.35-{\mu}m$ SiGe BiCMOS technology, the VCO occupies $400\;um{\times}800\;um$ of silicon area.

• 한국전자파학회논문지
• /
• 제14권11호
• /
• pp.1176-1183
• /
• 2003

본 논문에서는 1.6 ㎓ PCS 대역 초소형 전압제어발진기를 LTCC 기술을 이용하여 구현하였다. 상용부품들을 사용하여 VCO 회로를 설계하고, LTCC 기판 내부에 실장될 인덕터, 캐패시터들을 시뮬레이션을 통하여 최적으로 설계하였다. 설계된 수동소자들은 시뮬레이션을 위하여 등가회로로 모델링한 후 회로 파라메타를 추출하였다. 모델링된 내장형 부품과 21층 구조의 LTCC 기 판을 이용하여 전압제어 발진기를 설계하였으며, 4.0${\times}$4.0${\times}$1.6 ㎣ 크기의 VCO를 제작하였다. 제작된 전압제어 발진기의 동작전압은 2.7 V, 소모전류는 최대 8.5 ㎃ 이하이었으며, 동작주파수는 1,620∼l,650 MHz이다. 또한 동작주파수 내에서의 위상잡음특성은 100 KHz offset에서 -ll2.67 ㏈c/Hz의 우수한 특성을 지녔으며, -30 ㏈ 이상의 고조파억압특성을 보였다.

• 한국정보통신학회논문지
• /
• 제15권7호
• /
• pp.1543-1551
• /
• 2011

기존에 ADPLL(All Digital Phase Locked Loop)에서는 DCO(Digitally Controlled Oscillator)의 해상도를 향상시키기 위해 주로 디더링(dithering) 기법이 사용되었다. 본 논문에서는 디더링 방식에서 발생하는 문제점을 보안하고자 DAC(Digital-to-Analog Converter)를 이용한 DCO의 해상도 확보 방법을 제안하였다. 주파수 컨트롤은 coarse와 fine 바랙터(varactor) bank 그리고 DAC 바랙터에 의해서 이루어지며, coarse와 fine bank는 PMOS 바랙터로, DAC 바랙터는 NMOS 바랙터로 구현하였다. 각 바랙터 bank는 8비트의 디지털 입력으로 컨트롤된다. $0.13{\mu}m$ CMOS 공정을 이용하여 설계된 DCO는 약 2.8GHz~3.5GHz의 주파수 범위에서 발진하며 660MHz의 대역폭을 갖는다. DCO의 출력 주파수를 측정한 결과 해상도는 2.8GHz대역에서 73Hz이다. 설계된 DCO는 1M 옵셋(offset)에서 -119dBc/Hz의 위상 잡음 특성을 보이며, 1.2V 전원에서 4.2mA의 전류를 소모한다. 칩 면적은 PAD를 포함하여 $1.3mm{\times}1.3mm$이다.

• 제어로봇시스템학회논문지
• /
• 제21권7호
• /
• pp.669-676
• /
• 2015

In this paper, we described the simulation results of the phase offset performance of a clock in holdover mode which was normally operated in GPS Disciplined Oscillator (GPSDO). In the TIE model, we included the time error term caused by environmental temperature variation because one of the most important parameters of clock phase error is the frequency offset and drift caused by the variation of temperature. For the simulation, we employed Maximum Time Interval Error (MTIE) for the performance evaluation when the frequency offset and drift are estimated by using an Unbiased Finite Impulse Response (UFIR) filter with ladder algorithm. We assumed that the noise in the GPS measurement is white Gaussian with zero mean and 1 ns standard deviation, and temperature linearly varies with a slope of $1{^{\circ}C}$ per hour. From the simulation results, the followings were observed. First, with the estimation error of temperature of less than 3 % and the temperature compensation period of less than 900 seconds, the requirement of CDMA2000 phase synchronization under 10 us could be achieved for more than 40,000 seconds holdover time if we employ an OCXO (Oven Controlled Crystal Oscillator) clock. Second, in order to achieve the requirement of LTE-TDD under 1.5 us for more than 10,000 seconds holdover time, below 3 % estimation error and 500 seconds should be retained if a Rubidium clock is adopted.

• 한국정보통신학회논문지
• /
• 제22권8호
• /
• pp.1099-1106
• /
• 2018

본 논문은 장거리 다기능레이더용 주파수합성기 개발에 관한 것으로 다기능레이더 체계의 기능 및 성능을 보장하기 위해 필요한 주파수합성기 성능지표를 도출하고 분석하였다. 다기능레이더는 위상배열 전자 스캔 방식을 적용한 레이더체계이고, 주파수합성기는 STALO를 포함하여 다기능레이더에 필요한 다양한 주파수신호를 합성하는 역할을 수행한다. 다기능레이더 요구사항 분석을 통해 최적의 주파수합성 방식을 선택하고, 회로크기를 포함한 성능 및 기능을 최적화하였다. 도출된 MFR용 주파수합성기 개발규격을 만족하기 위해 DDS-driven Offset-PLL(Phase Locked Loop) 방식을 사용하여 낮은 위상 잡음과 빠른 주파수 고정 시간, 우수한 불요파 특성을 갖는 주파수 합성기를 설계 및 제작하였다. 제작된 다기능 레이더용 주파수합성기는 위상잡음 -131dBc/Hz@100kHz 이하, 주파수 고정시간 $4.1{\mu}s$ 이하의 성능을 측정하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.96-99
• /
• 2001

In this paper, we present the simulation results of the multi-layer VCO(Voltage Controlled Oscillator), which is composed of the resonator, the oscillator and the buffer circuit. using EM simulator and nonlinear RF circuit simulator. EM simulator is used for obtaining the EM(Electromagnetic) characteristics of the conductor pattern as well as designing the multi-layer VCO. Obtained EM characteristics were used as real components in nonlinear RF circuit simulation. Finally the overall VCO was simulated using the nonlinear RF circuit simulator. The material for the circuit pattern was Ag and the dielectric was DuPont 951AT, which will be applied for LTCC process. The structure is constructed with 4 conducting layer. Simulated results showed that the output level was about 4.5[dBm], the phase noise was -104[dBc/Hz] at 30[kHz] offset frequency, the harmonics -8dBc, and the control voltage sensitivity of 30[MHz/V] with a DC current consumption of 9.5[mA]. The size of VCO is $6{\times}9{\times}2mm$(0.11[cc]).

• 한국전기전자재료학회논문지
• /
• 제15권6호
• /
• pp.492-498
• /
• 2002

In this paper, we present the simulation results of multi-layer VCO(voltage controlled oscillator), which is composed of resonator, oscillator, and buffer circuit, using EM simulator and nonlinear RF circuit simulator. EM simulator is used for obtaining the EM(Electromagnetic) characteristics of conductor pattern as well as designing the multi-layer VCO. Obtained EM characteristics were used as real components in nonlinear RF circuit simulation. Finally the overall VCO was simulated by the nonlinear RF circuit simulator. The material for the circuit pattern was Ag and the dielectric was Dupont 951AT, which will be applied for LTCC process. The structure of multi-layer VCO is constructed with 4 conducting layer. Simulated results showed that the output level was about 4.5 [dBm], the phase noise was -104 [dBc/Hz] at 30 [kHz] offset frequency, the harmonics -8 dBc, and the control voltage sensitivity of 30 [MHz/V] with a DC current consumption of 9.5 [mA]. The size of VCO is $6{\times}9{\times}2 mm$(0.11 [cc]).

• 한국항행학회논문지
• /
• 제8권1호
• /
• pp.57-65
• /
• 2004

본 논문에서는 경량화, 소형화 가격절감에 맞추어 전압 제어 발진기의 공진기 부분에 바랙터 다이오드를 사용하지 않고, 발진부에 사용된 트랜지스터의 베이스 단에 제어 전압을 인가하여 TR 내부 커패시턴스를 변화시키므로 하여 X/Ku 대역 민수용 RD에 사용 가능한 전압 제어 발진기를 설계 및 제작하였다. 시뮬레이션을 수행 한 결과 설계한 전압 제어 발진기는 4.25 V에서 4.80 V까지의 제어 전압에 의하여 약 110 MHz의 주파수 동조 범위를 보였으며, 11.46 GHz 동작 주파수에서 9.63 dBm의 출력 및 1 MHz의 옵셋 주파수에서 -107.2 dBc의 위상잡음 특성을 나타내어 상용 목적에 적합한 성능을 내었다.

• 한국통신학회논문지
• /
• 제37권4A호
• /
• pp.214-218
• /
• 2012

본 논문에서는 FMCW(frequency modulation continuos wave) 응용에서 사용 가능한 우수한 성능의 W-band 도파관 전압조정발진기를 구현하였다. 중심주파수가 94 GHz인 도파관 전압조정발진기(VCO, voltage controlled oscillator)를 구현하기 위하여 GaAs 건 다이오드(Gunn diode) 및 버렉터 다이오드(varactor diode)와 저역통과필터(LPF, low pass filter)를 적용한 두 개의 바이어스 포스트(bias post)를 이용하였으며, 발진기의 동공(cavity)을 47 GHz에서 발진하도록 설계하여 2체배된 신호를 사용하였다. 제작된 전압조정발진기는 1.095 GHz의 대역폭, 1.69%의 오차율 특성을 갖는 590 MHz의 선형성 구간과 14.86~15.93 dBm의 출력전력 특성을 나타내었다. 위상잡음은 전 구간에서 -95 dBc/Hz(at 1 MHz offset) 이하의 우수한 특성을 얻었다.