• 한국정보통신학회논문지
• /
• 제18권5호
• /
• pp.1028-1033
• /
• 2014

본 논문은 4세대 무선 통신방식의 하나인 OFDM 기반의 60 GHz 무선 랜에서의 위상잡음의 영향에 관하여 논한다. 60 GHz 주파수 대역은 광대역 전송이 가능할 뿐만 아니라 실내 무선 환경에서의 무선 링크를 밀집 시킬 수 있다는 장점이 있다. 본 논문에서는 시스템 구현이 용이한 위상잡음 억제 알고리듬을 OFDM 기반의 60 GHz 무선 랜 시스템에 적용하고 이에 따른 성능을 SER 측면에서 분석하였다. 60 GHz 대역에서 발생하는 위상잡음 환경에서 위상잡음 억제 알고리듬을 적용한 경우, 그렇지 않은 경우에 비해 16-QAM, 64-QAM에서 각각 6 dB, 7.5 dB 정도의 SER 성능 향상을 보였다.

• 한국전자파학회논문지
• /
• 제28권12호
• /
• pp.941-947
• /
• 2017

본 논문에서는 $0.35{\mu}m$ CMOS 공정으로 FRS 대역 무전기용 반송파 신호를 쿼드러쳐(Quadrature) 형식으로 출력하는 Fractional-N 위상 고정루프(PLL) 주파수 합성기를 설계 및 제작하였다. 설계한 주파수 합성기의 주요 블록은 전압 제어 발진기(VCO), 전하 펌프(CP), 루프 필터(LF), 위상 주파수 검출기(PFD) 그리고 주파수 분주기이다. VCO는 우수한 위상잡음과 전력 특성을 얻을 수 있는 LC 공진 방식으로 설계했고, CP는 참조 주파수에 따라 펌핑 전류를 조절할 수 있도록 설계하였다. 주파수 분주기는 16분주의 전치 분주기와 3차 델타-시그마 모듈레이터($3^{rd}$ DSM) 방식의 Fractional-N 분주기로 설계하였다. LF는 외부의 3차 RC 루프 필터로 구성하였다. 측정결과, 주파수 합성기의 동작 주파수 영역은 최소 460 MHz에서 최대 510 MHz이고, 출력전력으로는 약 -3.86 dBm을 얻었다. 출력의 위상잡음은 100 Hz offset 주파수에서 -94.8 dBc/Hz이며 위상 루프 고착 시간은 약 $300{\mu}s$이다.

• 대한전자공학회논문지TC
• /
• 제47권12호
• /
• pp.84-89
• /
• 2010

본 논문에서는 마이크로스트립 사각 개방 루프 이중 Split Ring 공진기를 이용하여 전압 제어 발진기의 위상 잡음 특성을 줄이기 위한 새로운 구조를 제안하였다. 이러한 특성 실현을 위하여 마이크로스트립 사각 개방 루프의 형태를 갖는 사각 형태의 이중 Split Ring 공진기에 대하여 연구하였다. 일반적인 마이크로스트립 선로 공진기뿐만 아니라 위상 잡음 특성을 개선하기 위하여 제안된 마이크로스트립 사각 개방 루프 공진기와 마이크로스트립 사각 개방 루프 Split Ring 공진기와 비교할 경우에도 마이크로스트립 사각 개방 루프 이중 SRR는 더 큰 결합 계수를 갖으며, 이로 인하여 얻을 수 있는 더 높은 Q 값을 통하여 전압 제어 발진기의 위상 잡음을 줄 일 수 있다. 1.7V의 공급 전력을 갖는 전압 제어 발진기는 주파수 조절 범위, 11.74~11.75 GHz에서 -123.2~-122.0 dBc/Hz @ 100 kHz의 위상 잡을 특성을 갖는다. 이 전압 제어 발진기의 Figure Of Merit (FOM)은 동일한 주파수 조절 범위에서 -214.8~-221.7 dBc/Hz @ 100 kHz를 갖는다. 기본적인 마이크로스트립 선로 공진기, 마이크로스트립 사각 개방 루프 공진기와 비교할 경우, 제안된 공진기를 이용한 전압 제어 발진기의 위상 잡음 특성은 각각 26 dB, 10 dB 개선되었다.

• 한국정보통신학회논문지
• /
• 제14권3호
• /
• pp.541-546
• /
• 2010

LTCC(low temperature co-fired ceramic) 공정의 다층기판을 이용하여 push-push 유전체 공진 발전기를 설계 및 제작하였다. 중심주파수 8GHz를 갖는 직렬 궤환형의 단일 유전체 공진 발진기를 설계하고 이를 이용하여 중심주파수 16GHz인 push-push 유전체 공진 발진기를 설계하였다. 발전기의 회로 크기에 큰 영향을 미치는 바이어스 회로를 LTCC 다층구조의 중간층에 배치함으로써 일반적인 단층기판을 이용한 경우에 비해 발진기 회로의 크기를 크게 줄 일 수 있었다. 제작된 push-push 유전체 공진 발진기의 측정결과 기본 주파수 및 3차 고조파 억압특성은 각각 15dBc 및 25dBc 이상의 특성을 나타내었으며 발진기의 위상잡음 특성은 -102dBc/Hz@100KHz 및 -128dBc/Hz@1MHz의 특성을 각각 나타내었다.

• 한국산학기술학회논문지
• /
• 제14권5호
• /
• pp.2443-2448
• /
• 2013

본 논문에서는 공통 결함접지구조(common defected ground structure, CDGS)를 이용하여 설계한 초고주파 발진기에 대하여 기술한다. 먼저 일반적인 스터브 공진기를 사용하여 발진기를 설계하고, 이를 종래처럼 DGS를 삽입하여 소형화하는 방법을 이용하였다. 최종적으로 DGS 공진기 부분을 반으로 접은 공통 DGS 구조를 이용하여 크기를 대폭 줄인 발진기를 설계하였다. 종래의 DGS를 이용한 경우보다 더욱 소형화된 회로를 얻기 위하여 공통 DGS 구조를 삽입하였다. 공통 DGS 구조를 이용하기 위하여 접혀진 신호선로는 3차원적인 신호선 비어홀(signal via-hole)로 서로 연결된다. 한 설계예로 2.1GHz대에서 소신호 트랜지스터와 공통 DGS 구조를 이용하여 소형화한 발진기를 설계하였다. 설계한 발진기는 표준형 회로에 비하여 11mm만큼 감소한 크기를 가졌다. 제작한 회로를 실제로 측정한 결과 6.7dBm의 출력과 -133dBc/Hz@1MHz의 위상잡음 특성을 얻었다. 출력의 크기는 소형화 이전과 유사한데, 이로써 제안한 발진기 구조의 타당성이 검증된다.

• 한국전자파학회논문지
• /
• 제9권6호
• /
• pp.833-842
• /
• 1998

본 논문에서는 hair-pin 공진기, GaAs MESFET, 그리고 주파수 체배기로 구성된 K-Band용 발진기가 제안 되며, 하이브리드 초고주파 집적회로(HMIC) 형태로 제작되고 그 마이크로파 동작 특성이 발표된다. $\lambda_g$/4 개방 스터브가 벼ir-pin 공진 발진기의 출력인 9GHz의 기본 주파수를 억제하기 위해 주파수 체배기에서 사 용되며I 출력 정합 회로가 2차 고조파 주파수인 18 GHz에서 최적화된다. 제안된 발진기는 -083dBm의 출력, -23 dBc의 기본 주파수 억압, 그리고 18.2 GHz에서 -86 dBc/Hz의 위상 잡음을 갖는다

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.650-656
• /
• 2016

Voltage controlled oscillator (VCO) is widely used circuit component in high-performance microprocessors and modern communication systems as a frequency source. In present work, VCO designs using the different combination of NAND gates with three transistors and CMOS inverter are reported. Three, five and seven stages ring VCO circuits are designed. Coarse and fine tuning have been done using two different supply sources. The frequency with coarse tuning varies from 3.31 GHz to 5.60 GHz in three stages, 1.77 GHz to 3.26 GHz in five stages and 1.27 GHz to 2.32 GHz in seven stages VCO respectively. Moreover, for fine tuning frequency varies from 3.70 GHz to 3.94 GHz in three stages, 2.04 GHz to 2.18 GHz in five stages and 1.43 GHz to 1.58 GHz in seven stages VCO respectively. Results of power consumption and phase noise for the VCO circuits are also been reported. Results of proposed VCO circuits have been compared with previously reported circuits and present circuit approach show significant improvement.

• 전자공학회논문지C
• /
• 제34C권7호
• /
• pp.18-27
• /
• 1997

A CMOS 950 MHz frequency synthesizer is designed and fabricated in a 0.8.mu.m standard CMOS process for IS-95-A CDMA mobile communication transceivers To utilize a CMOS ring VCO in a CDMA wireless communication receisver, we employed a QDC (quasi-direct conversion) receiver architecture for CDMA applications. Realized RF frequency synthesizer used as the RF local oscillator for a QDC receiver exhibits a phase noise of -92 dBc/Hz at 885kHz offset from the 950.4 MHz carrier, which complies with IS-95-A CDMA specification. It has a rms jitter of 23.7 ps, and draws 30mA from a 5V supply. Measured I/Q phase error of the 950.4 output signals is 0.7 degree.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2002년도 종합학술발표회 논문집 Vol.12 No.1
• /
• pp.123-126
• /
• 2002

본 논문에서는 샘플링 위상검파를 이용하여 고안정 마이크로파발진기를 설계하고 3체배시켜 30㎓대의 발진기를 설계하였다. 설계된 발진기는 병렬귀환 유전체공진과, 바랙터 다이오드를 이용하여 전압제어하므로써 자유발진 신호를 안정화 시켰다. 발진기의 저위상/고안정 특성을 위하여 마이크로파 샘플링 위상 검파회로를 이용하여 출력 주파수를 저위상/고안정 특성을 가지게 하였다. 병렬귀환 유전체공진발진기에 의한 마이크로파 샘플링 위상동기발진기는 발진주파수 9.733㎓에서 10.17㏈m의 출력값을 보였으며 3체배된 29.2㎓ 발진기의 위상잡음은 -95㏈c/Hz @10KHz와 -105㏈c/Hz @100KHz의 우수한 특성을 나타내었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
• /
• pp.890-893
• /
• 2003

In this paper, we have designed the fractional-N frequency synthesizer for bluetooth system using 0.35-um CMOS technology and 3.3-V single power supply. The designed synthesizer consist of phase-frequency detector (PFD), charge pump, loop filter, voltage controlled oscillator (VCO), frequency divider, and sigma-delta modulator. A dead zone free PFD is used and a modified charge pump having active cascode transistors is used. A Multi-modulus prescaler having CML D flip-flop is used and VCO having a tuning range from 746 MHz to 2.632 GHz at 3.3 V power supply is used. Total power dissipation is 32 mW and phase noise is -118 dBc/Hz at 1 MHz offset.