• 한국전자파학회논문지
• /
• 제21권2호
• /
• pp.202-207
• /
• 2010

본 논문에서는 개방 루프 형태를 지닌 다중 분할 링 공진기를 이용하여 0.13 um CMOS 공정에서 전압 제어 발진기의 설계 및 제작을 통해 위상 잡음 특성을 개선하였다. CMOS LC 공진기를 이용한 기존의 전압 제어 발진기와 비교했을 때, 본 논문에서 제안한 CMOS 전압 제어 발진기의 보다 큰 결합 계수를 통하여 Q-factor의 향상을 얻을 수 있었고, 이로 인해 전압 제어 발진기의 위상 잡음의 특성을 개선할 수 있었다. 개방 루프 다중 분할 링 공진기를 이용하여 제안된 전압 제어 발진기의 위상 잡음은 1 MHz 오프셋에서 -99.67 dBc/Hz의 특성을 나타내었다. 기존의 CMOS LC 전압 제어 발진기에 비해 약 7 dB의 위상 잡음 개선 특성을 얻을 수 있었고, 발진 주파수는 24 GHz이며, 0.13 um CMOS 공정을 통해 $0.7\;mm{\times}0.9\;mm$의 크기를 가지고 있다.

• Journal of Semiconductor Engineering
• /
• 제1권1호
• /
• pp.1-12
• /
• 2020

Handling precise timing in high-speed transceivers has always been a primary design target to achieve better performance. Many different approaches have been tried, and one of those is utilizing the beneficial nature of injection locking. Though the phenomenon was not intended for building integrated circuits at first, its coupling effect between neighboring oscillators has been utilized deliberately. Consequently, the dynamics of the injection-locked oscillator (ILO) have been explored, starting from R. Adler. As many aspects of the ILO were revealed, further studies followed to utilize the technique in practice, suggesting alternatives to the conventional frequency syntheses, which tend to be complicated and expensive. In this review, the historical analysis techniques from R. Adler are studied for better comprehension with proper notation of the variables, resulting in numerical results. In addition, how the timing jitter or phase noise in the ILO is attenuated from noise sources is presented in contrast to the clock generators based on the phase-locked loop (PLL). Although the ILO is very promising with higher cost effectiveness and better noise immunity than other schemes, unless correctly controlled or tuned, the promises above might not be realized. In order to present the favorable conditions, several strategies have been explored in diverse applications like frequency multiplication, data recovery, frequency division, clock distribution, etc. This paper reviews those research results for clock multiplication and data recovery in detail with their advantages and disadvantages they are referring to. Through this review, the readers will hopefully grasp the overall insight of the ILO, as well as its practical issues, in order to incorporate it on silicon successfully.

• 한국전자파학회논문지
• /
• 제25권9호
• /
• pp.903-911
• /
• 2014

본 논문에서는 광대역 수신기에서 고속으로 동작하며, 위상 잡음의 크기와 형태를 개선한 이중 PLL 구조 주파수 합성기를 제안한다. 위상 잡음 및 불요신호의 개선을 위해 두 번째 PLL의 기준 주파수로 사용되는 첫 번째 PLL의 출력주파수를 변경하였다. 6.5~8.5 GHz에서 동작하며, 디지털 NCO(Numerically Controlled Oscillator)와 연계하여 주파수 해상도 1 Hz를 만족하는 주파수 합성기를 설계하였고, 제작된 주파수 합성기는 동조속도 60 us 이내로 동작하며, 출력 전력은 약 -3 dBm 이상, 위상 잡음은 10 kHz offset에서 -95 dBc/Hz 이하를 만족한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.197-200
• /
• 2001

본 논문에서는 병렬귀환 유전체 발진기를 P-HEMT 게이트단의 바이어스 진압을 제어시켜 안정된 위상동기신호가 나타나도록 P-HEMT 게이트 바이어스 튜닝에 의한 Ku-band 고안정 위상동기 마이크로파 발진기를 설계하였다. 위상동기방식은 외부에서 제공되는 125MHz의 기준주파수를 SRD로 체배시켜 하모닉 신호를 이용한 마이크로파 샘플링 위상검파 방식으로 설계하였으며, 고안정 특성과 저위상잡음을 나타내는 위상동기 마이크로파 발진기(phase locked microwave oscillator)를 바랙터 다이오드를 사용하지 않고 P-HEMT의 게이트단을 동조시키는 방식으로 위상동기 발진기를 설계하고 게이트 바이어스에 따른 위상잡음 관계를 분석하였다

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.591-600
• /
• 2010

본 논문에서는 TSMC 0.13 ${\mu}m$ CMOS 공정을 사용하여 3가지 종류의 근거리 레이더용 저전력 교차 결합 전압 제어 발진기를 설계, 제작하였다. 기본적인 교차 결합 전압 제어 발진기는 24.1 GHz를 중심으로 발진하도록 설계되었고, 이를 기본으로 저전력 동작을 위한 subthreshold 발진기가 설계되었다. 특히 큰 트랜지스터를 사용해야 하는 subthreshold 발진기에서 기생 캐패시터에 의해 발진 주파수가 낮아지는 문제점을 개선하기 위해 이중 공진 회로 구조를 발진기에 사용하는 것이 시도되었다. 제작된 CMOS 전압 제어 발진기는 종류에 따라 1 MHz offset 주파수에서 -101~-103.5 dBc/㎐의 위상 잡음, -11.85~-15.33 dBm의 출력 전력, 그리고 475~852 MHz의 주파수 조정 범위들을 보였다. 전력 소모 측면에서는 기본적인 발진기가 5.6 mW를 사용하였고, 저 전력 subthreshold 회로는 3.3 mW를 사용하였다. 이중 공진 회로 구조의 subthreshold 발진기는 기본 발진기와 유사한 주파수 조정 범위를 유지하면서 상대적으로 작은 전력을 소모하고 개선된 위상 잡음 특성을 보였으며, 1 mW DC 전력 기준의 figure-of-merit(FOM)이 약 3 dB 가량 개선되어 -185.2 dBc의 값을 가졌다.

• 한국통신학회논문지
• /
• 제29권11A
• /
• pp.1271-1277
• /
• 2004

본 논문에서는 위상 오차를 개선한 디지털 사인 파형 생성을 위한 수치 제어 발진기 (NCO, Numerically Controlled Oscillator) 내의 세부 위상 조정기와 라운딩 처리기를 제안한다. 본 논문에서 제안된 세부 위상 조정기를 사용함으로써 원하는 사인 파형 출력 주파수와 클록 주파수와의 관계가 분수 관계식으로 나타나는 경우, 간단한 하드웨어의 사용으로 세부 조정값 B/A를 정확하게 처리할 수 있다. 또한 제안된 라운딩 처리기는 출력 스펙트럼 상에서 위상 잘라버림의 효과를 감소시킬 수 있다. 제안된 기술들을 cdma2000 3X 다중 반송파 채널 분리용 수치 제어 발진기에 적용하여 모의 실험한 결과 잡음 스펙트럼과 평균 자승 오차가 잘라버림 대비 8.68 dB와 5.5 dB 감소하였고, Paul 구조 대비 2.38 dB와 0.83 dB 감소함을 확인하였다.

• 한국전자파학회논문지
• /
• 제19권10호
• /
• pp.1147-1158
• /
• 2008

본 논문에서는 SPD(Sampling Phase Detector) 소자를 위상검출기로 사용하여, 기준 신호원 700 MHz SAW(Surface Acoustic Wave) 발진기에 16.8 GHz의 VTDRO(Voltage Tuned Dielectric Resonator Oscillator)를 안정화하는 위상 고정 회로를 설계하였다. 이러한 위상 고정 방법은 루프 필터만으로 직접적으로 위상 고정할 경우 잠금 시간(lock time)의 문제로, 루프 필터뿐만 아니라 구형파의 시변하는 전류원을 사용 위상 고정하게 된다. 이러한 구동 회로와 루프 필터는 서로 상관 관계가 있어, 이의 체계적인 조정을 필요로 한다. 본 논문에서는 이러한 구동 회로와 루프 필터의 체계적인 설계 방법을 제시하였다. 제작된 PLDRO(Phase Leered DRO)는 안정된 16.8 GHz의 중심 주파수에서 약 6.3 dBm의 출력 전력을 갖고, 위상 잡음은 100 kHz offset에서 -101 dBc/Hz 성능을 보인다.

• 한국전자파학회논문지
• /
• 제17권7호
• /
• pp.659-664
• /
• 2006

본 논문에서는 $0.12{\mu}m$ 게이트 전극을 가진 metamorphic InAIAs/InGaAs high electron-mobility transistors (mHEMT)를 이용하여 제작된 60 GHz push-push 발진기의 특성을 고찰하였다. 전극 길이가 $0.12{\mu}m$ 인 mHEMT는 700 mA/mm의 최대 전류, 600 mS/mm의 최대 전달정수, 170 GHz $f_T$, 그리고 300 GHz 이상의 $f_{MAX}$ 등 우수한 특성을 나타내었다. 두 개의 $6{\times}50{\mu}m$ 크기를 가지는 mHEMT 를 이용하여 제작된 발진기는 59.5 GHz 에서 6.3 dBm의 출력 전력과 -35 dBc 이상의 기저 주파수 억압도를 나타내었다. 페이즈 노이즈 (phase noise)는 발진 주파수의 1 MHz 오프셋에서 -81.2 dBc/Hz 의 특성을 나타내었다. 본 연구 결과는 60 GHz 대역에서 mHEMT를 이용하여 제작된 push-push 발진기로는 최대 출력을 나타낸 결과이며, 이 연구 결과는 상용화와 저가격에 InP HEMT 보다 유리한 mHEMT를 이용하여 고출력 발진기 특성을 얻을 수 있음을 보여준다.

• 한국전자파학회논문지
• /
• 제21권5호
• /
• pp.468-474
• /
• 2010

본 논문에서는 K-band(18.6 GHz) 대역에서 동작하는 VCHO(Voltage Controlled Harmonic Oscillator)를 설계 및 제작하였다. 제안된 구조의 발진기는 두 개의 hair-pin 공진기들이 각각 능동소자의 입력단과 출력단에 위치한다. 또한 두 개의 공진기를 동시에 동조하는 구조를 통하여 기본 주파수 억압 특성과 2차 고조파($2f_0$)의 출력을 개선하였다. VCHO의 제작 및 측정 결과에 의하면 출력 전력은 -2.41 dBm, 기본 주파수 억압 특성은 -21.84 dBc 그리고 위상 잡음은 -101.44 dBc/Hz @ 100 kHz의 특성을 얻을 수 있었다. 또한 바렉터 다이오드의 전압 변화에 따른 주파수 동조 범위는 약 10.58 MHz를 얻었으며, 이 때 ${\pm}0.19\;dB$의 전력 평탄도를 얻을 수 있었다.

• 한국통신학회논문지
• /
• 제25권4A호
• /
• pp.586-591
• /
• 2000

본 논문에서는 새로운 동조형태 방법을 사용한 위상고정 루프(PLL : Phase Locked Loop)의 궤환 성질을 이용하여 K-band용 위상고정 hair-pin 공진 발진기 (PLHRO)를 설계 및 제작하였다. 24.42GHz 위상고정 Hair-pin 공진 발진기는 반송주파수로부터 100KHz, 10KHz 떨어진 곳에서 각각 -86.6dBc/Hz, -76.5dBc/Hz의 위상잡음 특성을 나타내었고 출력은 -0.6dBm 이었다. 또한 -23dBc이하의 기본 주파수 억압특성과 -65dBc의 스퓨리어스 잡음 특성을 나타내었다. 완충증폭기를 포함한 24.42GHz 위상고정 hair-pin 공진 발진기는 반송주파수로부터 100KHz, 10KHz 떨어진 곳에서 각각 -77.34dBc/Hz, -72dBc/Hz의 위상잡음 특성을 나타내었고 출력은 5.6dBm이었다.