• 생명과학회지
• /
• 제26권2호
• /
• pp.234-240
• /
• 2016

Y-미로는 행동연구 분야에서 작업기억을 측정하는데 흔히 사용된다. 이를 위해 자발적 교대 행동을 측정하고 자발적 교대 비율이 증가하면 작업기억 능력이 향상된 것으로 간주된다. 그러나, 설치류에서 자발적 교대 비율이 작업기억 능력을 정확히 반영하기 어려운 경우가 때때로 존재한다. 이러한 단점을 보완하기 위해 Y-미로에서 작업기억능력을 측정하는 새로운 통계 방법을 개발하였다. 이를 위해 먼저 Y-미로에서 자발적 교대가 이루어질 수 있는 경우를 모두 지정하고 각 경우마다 P_i 값을 구한다. P_i 값은 각 자발적 교대가 이루어지는 경우에서 실제 실험동물이 보이는 확률을 의미한다. 각 동물에서 P_i 값을 모두 더하면 그 값은 한 동물에서 얻은 엔트로피에 해당하고 각 군에서 엔트로피를 통계적으로 분석한다. 이러한 새로운 통계 분석 방법을 평가하기 위해 작업기억능력을 향상시키는 것으로 알려진 풍족한 환경에 노출된 군과 정상군을 10주간 사육한 후 Y-미로에서 작업기억능력을 평가하였다. 그 결과 새로운 통계 분석 방법은 자발적 교대 비율을 이용한 통계의 유의성을 재연하였다. 뿐만 아니라 새로운 방법은 자발적 교대 비율을 이용한 분석법보다 유의성 있는 차이를 얻기가 더욱 힘들었다. 이러한 결과는 높은 엔트로피를 얻기 위해서는 모든 통로와 방향에서 자발적 교대가 이루어져야 함을 의미한다. 종합하면, 새로 제시된 분석법은 자발적 교대 비율을 비교하는 분석방법의 단점을 보완할 수 있으며 설치류에서 작업기억 능력을 평가하는 유용한 통계 방법임을 알 수 있다.

• 한국정보과학회논문지:시스템및이론
• /
• 제36권6호
• /
• pp.543-556
• /
• 2009

최근 NAND 플래시메모리를 모바일시스템의 파일저장용 뿐 아니라 가상메모리의 스왑장치용으로 사용하려는 시도가 늘고 있다. 가상메모리의 페이지 참조는 시간지역성이 지배적이어서 LRU 및 이를 근사시킨 CLOCK 알고리즘이 널리 사용된다. 한편, NAND 플래시메모리는 읽기 연산에 비해 쓰기 연산의 비용이 높아 이를 고려한 페이지 교체 알고리즘이 필요하다. 본 논문에서는 가살메모리의 읽기/쓰기 참조 패턴을 독립적으로 분석하여 시간지역성이 강한 읽기 참조와 달리 쓰기 참조의 경우 시간지역성의 순위 역전 현상이 발생함을 발견하였다. 이에 근거하여 본 논문은 쓰기의 재참조 성향 예측을 위해 시간지역성뿐 아니라 쓰기 연산의 빈도를 함께 고려하는 페이지 교체 알고리즘을 제안한다. 새로운 알고리즘은 연산별 I/O 비용을 고려해서 메모리 공간을 읽기 연산과 쓰기 연산에 독립적으로 할당하고 참조 패턴의 변화에 적응해 할당 공간을 동적으로 변화시킨다. 알고리즘의 시간 오버헤드가 매우 적어 가상메모리 시스템에서 사용될 최적의 조건을 갖추고 있으며 파라미터 설정이 필요 없음에도 CLOCK, CAR, CFLRU 알고리즘에 비해 20-66% 정도의 I/O 성능을 향상시킴을 보였다.

• 수면정신생리
• /
• 제4권1호
• /
• pp.15-28
• /
• 1997

Longterm memory is encoded in the neuronal connectivities of the brain. The most successful models of human memory in their operations are models of distributed and self-organized associative memory, which are founded in the principle of simulaneous convergence in network formation. Memory is not perceived as the qualities inherent in physical objects or events, but as a set of relations previously established in a neural net by simultaneousy occuring experiences. When it is easy to find correlations with existing neural networks through analysis of network structures, memory is automatically encoded in cerebral cortex. However, in the emergence of informations which are complicated to classify and correlated with existing networks, and conflictual with other networks, those informations are sent to the subcortex including hippocampus. Memory is stored in the form of templates distributed across several different cortical regions. The hippocampus provides detailed maps for the conjoint binding and calling up of widely distributed informations. Knowledge about the distribution of correlated networks can transform the existing networks into new one. Then, hippocampus consolidats new formed network. Amygdala may enable the emotions to influence the information processing and memory as well as providing the visceral informations to them. Cortico-striatal-pallido-thalamo-cortical loop also play an important role in memory function with analysis of language and concept. In case of difficulty in processing in spite of parallel process of informations, frontal lobe organizes theses complicated informations of network analysis through temporal processing. With understanding of brain mechanism of memory and information processing, the brain mechanism of mental phenomena including psychopathology can be better explained in terms of neurobiology and meuropsychology.

• 방송공학회논문지
• /
• 제27권4호
• /
• pp.561-568
• /
• 2022

최근 대부분의 딥러닝 기반 동영상 물체 분할 방법들에서는 외부 메모리에 과거 예측 정보를 저장한 상태에서 알고리즘 수행을 하며, 일반적으로 메모리에 많은 과거 정보를 저장할수록 관심 물체의 다양한 변화에 대한 근거들이 축적되어 좋은 결과를 얻을 수 있다. 하지만 하드웨어의 제한으로 인해 메모리에 모든 정보를 저장할 수 없어 이에 따른 성능 하락이 발생한다. 본 논문에서는 저장되지 않는 정보들을 기존의 메모리에 추가적인 메모리 할당 없이 저장하는 방법을 제안한다. 구체적으로, 기존 메모리와 새로 저장할 정보들과의 어텐션 점수를 계산한 후에, 각 점수에 따라 해당 메모리에 새 정보를 더한다. 이 방법으로 물체 형체의 변화에 대한 정보가 반영되어 물체 변화에 대한 강인성이 높아져서 분할 성능이 유지됨을 확인할 수 있었다. 또한, 메모리의 누적 매칭 횟수에 따라 적응적으로 업데이트 비율을 결정하여, 업데이트가 많이 되는 샘플들은 과거의 정보를 더 기억하여 신뢰성 있는 정보를 유지할 수 있게 하였다.

• Journal of applied mathematics & informatics
• /
• 제24권1_2호
• /
• pp.367-376
• /
• 2007

In this paper we consider the global convergence of a new super memory gradient method for unconstrained optimization problems. New trust region radius is proposed to make the new method converge stably and averagely, and it will be suitable to solve large scale minimization problems. Some global convergence results are obtained under some mild conditions. Numerical results show that this new method is effective and stable in practical computation.

• 한국전기전자재료학회논문지
• /
• 제19권10호
• /
• pp.918-922
• /
• 2006

Chalcogenide Phase change memory has the high performance necessary for next-generation memory, because it is a nonvolatile memory with high programming speed, low programming voltage, high sensing margin, low power consumption and long cycle duration. To minimize the power consumption and the program voltage, the new composition material which shows the better phase-change properties than conventional $Ge_2Sb_2Te_5$ device has to be needed by accurate material engineering. In the present work, we investigate the basic thermal and the electrical properties due to phase-change compared with chalcogenide-based new composition $Ge_1Se_1Te_2$ material thin film and convetional $Ge_2Sb_2Te_5$ PRAM thin film. The fabricated new composition $Ge_1Se_1Te_2$ thin film exhibited a successful switching between an amorphous and a crystalline phase by applying a 950 ns -6.2 V set pulse and a 90 ns -8.2 V reset pulse. It is expected that the new composition $Ge_1Se_1Te_2$ material thin film device will be possible to applicable to overcome the Set/Reset problem for the nonvolatile memory device element of PRAM instead of conventional $Ge_2Sb_2Te_5$ device.

• Transactions on Electrical and Electronic Materials
• /
• 제11권6호
• /
• pp.243-248
• /
• 2010

The emergence of different and disparate materials together with the convergence of both the 'old' and 'emerging' technologies is paving the way for integration of heterogeneous technologies that are likely to extend the limitations of silicon technology beyond the roadmap envisaged for complementary metal-oxide semiconductor. Formulation of new information processing concepts based on novel aspects of nano-scale based materials is the catalyst for new nanoarchitectures driven by a different perspective in realization of novel logic devices. The memory technology has been the pace setter for silicon scaling and thus far has pave the way for new architectures. This paper provides an overview of the inevitability of heterogeneous integration of technologies that are in their infancy through initiatives of material physicists, computational chemists, and bioengineers and explores the options in the spectrum of novel non-volatile memory technologies considered as forerunner of new logic devices.

• 대한임베디드공학회논문지
• /
• 제5권2호
• /
• pp.77-83
• /
• 2010

In this paper, we propose an efficient memory architecture for coeff_token encoding in H.264/AVC standard. The VLCTs used to encode the coeff_token syntax element are implemented with the memory. In general, the size of memory must be reduced because it affects the cost and operation speed of the system. Based on the analysis for the codewords in VLCTs, new memory architecture is designed in this paper. The proposed memory architecture results in about 24% memory saving, compared to the conventional memory architecture.

• 한국통신학회논문지
• /
• 제29권4B호
• /
• pp.397-402
• /
• 2004

본 논문에서는 파일 전송 시 발생하는 메모리 복사(memo교 copy)와 문맥 교환(context switch)을 최소화하여 시스템의 성능(performance)을 향상시킬 수 있는 네트워크 시스템 호출에 관한 연구를 수행하였다. 기존 파일 전송 기법에서 사용자가 하나의 패킷을 전송할 때, 사용자와 커널(Kernel) 공간 사이에서의 메모리 복사가 2회에 걸쳐 수행된다. 이러한 사용자와 커널 공간 사이에서 이루어지는 메모리 복사는 데이터 전송에 소요되는 시간을 증가시키고, 시스템의 성능에 좋지 않은 영향을 준다. 본 논문은 이러한 문제점들을 해결하기 위하여 필요한 경우 사용자와 커널 사이에서의 메모리 복사를 수행하지 않고, 데이터가 커널 공간 내에서 송수신될 수 있는 새로운 알고리즘을 제시하였다. 또한 실제의 시스템에서 제안된 알고리즘의 성능을 분석하기 위하여 리눅스 커널 버전 2.6.0의 소스 코드를 수정하였고, 새로운 네트워크 시스템 호출을 구현하였다. 성능 측정 결과, 본 연구에서 제안한 파일 전송 방식이 기존의 파일 전승 방식에 비하여 짧은 파일 전송 시간을 보여주었다.

• 대한임베디드공학회논문지
• /
• 제10권3호
• /
• pp.151-156
• /
• 2015

Recently, an embedded flash memory has been widely used for the Internet of Things(IoT). Due to its nonvolatility, economical feasibility, stability, low power usage, and fast speed. With respect to power consumption, the embedded memory system must consider the most significant design factor. The objective of this research is to design high performance and low power NAND flash memory architecture including a dual buffer as a replacement for NOR flash. Simulation shows that the proposed NAND flash system can achieve better performance than a conventional NOR flash memory. Furthermore, the average memory access time of the proposed system is better that of other buffer systems with three times more space. The use of a small buffer results in a significant reduction in power consumption.