• 제목/요약/키워드: multipliers

검색결과 453건 처리시간 0.029초

HEVC를 위한 저면적 고성능 다중 모드 1D 변환 블록 설계 (Low Area and High Performance Multi-mode 1D Transform Block Design for HEVC)

  • 김기현;류광기
    • 한국정보통신학회논문지
    • /
    • 제18권1호
    • /
    • pp.78-83
    • /
    • 2014
  • 본 논문에서는 연산 시간이 긴 곱셈기 패스를 낮은 주파수에서 동작하는 저면적의 HEVC(High Efficiency Video Coding)용 다중 모드 일차원 변환 블록을 구현하는 효율적인 방법을 제시하였다. 제시한 방법은 전체 면적을 줄이기 위하여 일반적인 변수와 변수를 입력으로 받는 곱셈기 대신 행렬의 계수 특성을 이용한 상수와 변수를 입력으로 받는 상수 곱셈기를 사용하였다. 상수 곱셈기 사용으로 인하여 전체적인 처리량을 증가시켰으며 늘어난 처리량으로 인해 남는 동작 사이클을 이용하여 연산시간이 많이 걸리는 곱셈기 부분에 멀티 사이클 패스를 구성하여 곱셈기의 동작 주파수를 낮게 하면서 전체 연산량은 유지시켰다. TSMC 0.18um CMOS 공정 라이브러리를 이용하여 실제 하드웨어를 구현한 결과 4k($3840{\times}2160$) 영상을 기준으로 최소 동작 주파수는 186MHz이고 최대 동작 주파수는 300MHz이다.

농촌중심지의 경제기반승수 추정 (An Estimation of Economic Base Multipliers of Rural Centers)

  • 김학훈
    • 지역연구
    • /
    • 제35권4호
    • /
    • pp.3-18
    • /
    • 2019
  • 이 논문은 농촌중심지들을 대상으로 직접설문조사를 시행하여 경제기반승수를 산출하고, 간접추정 방법들을 적용하여 추정한 경제기반승수와 비교하는 것이 주목적이다. 한국의 경제기반 연구에서 직접조사 방법은 본 연구에서 처음 시도되는 것이다. 연구대상지로는 청원군(현 청주시) 5개 면을 선정했으며, 해당 면지역의 직접조사 자료와 사업체 기초통계조사자료를 이용하여 경제기반승수를 추정하였다. 경제기반이론을 실제 사례에 적용하는 직접조사 방법을 통해서 정확한 경제기반승수를 산출하고, 간접적으로 추정한 승수값과 비교하여 간접추정 방법들의 장단점을 검토해 보았다. 임의가정 방법, 입지계수 방법, 최소요구치 방법 등 경제기반승수의 간접추정 방법들은 기본가정에 문제점이 있지만 최소요구치 방법이 다른 방법보다는 현실적 가정 측면에서 우월하며, 가능하다면 직접조사를 하고 역외 통근자와 역내 통근자 자료를 반영하면 더욱 정확한 승수를 추정할 수 있다.

농촌관광마을 육성사업의 경제적 파급효과 분석 (The Economic Impact Analysis of Rural Tourism Development Projects)

  • 손은호;박덕병;윤준상
    • 농촌지도와개발
    • /
    • 제21권3호
    • /
    • pp.155-179
    • /
    • 2014
  • 산업연관분석은 현재 관광산업의 경제적 파급효과를 분석하는 데 널리 사용되고 있다. 이 연구는 소득과 고용의 측면에서 지역개발에 영향을 미치는 농촌관광마을 육성사업의 경제적 파급효과를 분석하는 데 그 목적이 있다. 이를 위하여 한국은행(2011)에서 작성한 산업연관표(2009)를 이용하여 농촌관광의 생산, 소득, 고용, 부가가치 승수를 도출하였다. 산업연관모형에 의한 경제적 파급효과 분석결과, 2011년 농촌관광개발로 인한 직간접 및 유발 생산파급액은 1조 3,872억 원, 소득파급액은 2,872억 원, 부가가치파급액은 2,754억 원, 고용자는 41,127명에 이르는 것으로 나타났다. 특히 음식점업의 생산과 고용승수는 타 산업에 비하여 높은 반면, 소득 및 부가가치승수는 타 산업에 비하여 낮은 것으로 나타났다. 이러한 결과는 음식점업이 노동집약적인 산업으로 고용창출효과가 높은 산업이라는 것을 시사해주고 있다.

Common Subexpression Elimination 회로의 부호 확장 제거 (Sign-Extension Reduction Method in Common Subexpression Elimination Circuit)

  • 김용은;정진균;이문호
    • 대한전자공학회논문지SD
    • /
    • 제45권9호
    • /
    • pp.65-70
    • /
    • 2008
  • FIR 필터에서 곱셈기는 대부분의 면적을 차지한다. FIR 필터의 설계시 개별적인 곱셈기 대신 Common Subexpression Elimination(CSE) 알고리즘을 이용하여 덧셈만으로 곱셈기를 구현할 수 있다. CSE방식은 곱셈을 이용하지 않기 때문에 보다 작은 면적으로 필터를 구현할 수 있으나 덧셈에서 발생하는 캐리의 긴 전파 시간으로 인하여 필터 연산시간이 길어지는 단점이 있다. 특히 더해지는 항의 쉬프트가 클수록 부호 확장이 많아지며 부호확장에 의해 덧셈의 면적이 커지고 계산 시간이 길어진다. 본 논문에서는 CSE 알고리즘에서 부호 확장 부분을 제거하는 방법을 제안하며 제안한 알고리즘을 이용하여 주어진 예제를 삼성 0.35u 공정으로 설계하였을 때 기존 설계 방법 보다 면적, 속도, 파워소모에서 각각 17%, 31%, 12% 의 이득이 있음을 보인다.

승산기 및 제산기 없는 저비용 고정밀 COA 비퍼지화기 (A Cost-Effective and Accurate COA Defuzzifier Without Multipliers and Dividers)

  • 김대진;이한별;강대성
    • 한국지능시스템학회논문지
    • /
    • 제8권2호
    • /
    • pp.70-81
    • /
    • 1998
  • 본 논문은 저비용이면서 정확한 비퍼지화 연산을 수행하는 새로운 COA(Center of Area) 비퍼지화기를 제안한다. 제안한 COA 비퍼지화기의 정확성은 비퍼지화 연산시 소속값뿐 아니라 소속 함수의 폭을 고려함으로서 얻어진다. 제안한 COA 비퍼지화기의 저비용성은 비퍼지화 연산시 요구되는 나눗셈 연산을 좌.우측 모멘트의 균형점을 찾는 것으로 대신함으로서 얻어진다. 제안한 COA 비퍼지화기는 승산기가 부가적으로 필요하고 모멘트의 균형점을 찾는데 많은 시간이 걸리는 단점이 있다. 첫번째 단점은 승산기를 확률적 AND 연사으로 대치함으로서 극복되고, 두번째 단점은 모멘트의 균형점을 빠르게 탐색하는 coarse-to-fine 탐색 알고리즘에 의해 해결된다. VHDL 시뮬레이션을 통해 제안한 COA 비퍼지화기를 트럭 후진 주차 문제에 적용한 결과 기존의 COA 비퍼지화기보다 향상된 평균 주행 거리 특성을 보임을 확인하였다.

  • PDF

Modified Booth 곱셈기를 위한 고성능 파이프라인 구조 (High-performance Pipeline Architecture for Modified Booth Multipliers)

  • 김수진;조경순
    • 대한전자공학회논문지SD
    • /
    • 제46권12호
    • /
    • pp.36-42
    • /
    • 2009
  • 본 논문은 modified Booth 곱셈기를 위한 고성능 파이프라인 구조를 제안하고 있다. 제안하는 곱셈기 회로는 곱셈 속도를 향상시키기 위해 가장 널리 사용되는 기술인 modified Booth 알고리즘과 파이프라인 구조에 기반을 두고 있다. 최적의 파이프라인 곱셈기를 구현하기 위해 많은 실험이 수행되었다. 파이프라인의 단 수가 증가할수록 회로 속도 향상율이 회로 크기 증가율보다 더 크며, 파이프라인 레지스터를 적절한 위치에 삽입하는 것이 중요하다는 사실이 실험 결과를 통해 확인되었다. 제안하는 modified Booth 곱셈기 회로를 Verilog HDL로 설계하였으며 0.13um 표준 셀 라이브러리를 이용하여 게이트 수준 회로로 합성하였다. 합성된 회로는 다른 곱셈기들에 비해 좋은 성능을 나타내었으며, GHz 범위에서 동작할 수 있으므로 광통신 시스템과 같은 극히 높은 성능을 필요로 하는 응용 시스템에서 사용될 수 있다.

저 전력 및 면적 효율적인 알고리즘 기반 고속 퓨리어 변환 프로세서 (Fast Fourier Transform Processor based on Low-power and Area-efficient Algorithm)

  • 오정열;임명섭
    • 대한전자공학회논문지SP
    • /
    • 제42권2호
    • /
    • pp.143-150
    • /
    • 2005
  • 본 논문에서는 OFDM 시스템에 적용하기 위한 새로운 Radix-24 FFT 알고리즘을 제안하고 이 알고리즘을 기반으로 하는 효율적인 파이프라인 FFT 프로세서 구조를 제안한다. Radix-24 알고리즘 기반의 파이프라인 FFT 구조는 Radix-긴 알고리즘 구조와 같은 개수의 곱셈기를 가지고 있으나, 전체 프로그래머블 복소 곱셈기의 절반에 해당하는 곱셈기를 본 논문에서 제안한 CSD(Canonic Signed Digit) 상수 복소 곱셈기로 대체하여 곱셈기의 복잡도를 $30\%$이상 줄이는 효과가 있다. 0.35um CMOS 삼성공정의 합성 시뮬레이션을 통해 제안한 CSD 상수 복소 곱셈기는 기존의 프로그래머블 복소 곱셈기에 비교하여 $60\%$이상 면적효율을 갖는 것으로 분석되었다. 이러한 FFT 구조는 면적과 전력 면에서 높은 효율을 필요로 하는 무선 OFDM 응용분야에 핵심 블록인 큰 포인트 크기를 갖는 FFT 프로세서 설계에 효과적으로 적용될 것이다.

한국인 20대 남성의 NIOSH Lifting Equation 계수평가에 관한 연구 (A Study on the Evaluation of Horizontal, Vertical, Asymmetric and Coupling Multipliers of the NIOSH Lifting Equation in Korean Male)

  • 배동철;김용재
    • 한국안전학회지
    • /
    • 제24권2호
    • /
    • pp.83-88
    • /
    • 2009
  • The objective of this paper was to evaluate the effectiveness of horizontal, vertical, asymmetric and coupling multipliers for manual material handling. Lifting tasks with 5 different horizontal distances ($30{\sim}70cm$) for 6 vertical distances(ankle, knee, waist, elbow, shoulder and head height) were experimented. The muscle activity and muscle exertion level during asymmetric load handling(without trunk flexion) was experimented. Lifting tasks with and without handle tote box for three postures(straight, bending, right angle posture) were experimented. The degrading tendency did not appeared almost in $60{\sim}70cm$ interval's horizontal distance. As a result of ANOVA, MVC paid attention to horizontal and vertical distance but cross effect was insignificant(p<0.01). The change of the MVC according to the horizontal, vertical distance appeared similar from of RWL. The results of normalized MVC measurement were decreased about 16%, 24%, 34% respectively as the asymmetry angle was $30^{\circ}$, $60^{\circ}$, $90^{\circ}$. RMS EMG values of right erector spinae muscles were decreased as the work posture went to $90^{\circ}$ and those of left erector spinae muscles were increased until the asymmetry angle was $40^{\circ}$ but decreased continually over $40^{\circ}$. 7 subjects, activities of left and right latissimus dorsi muscles were maintained constantly, while for remainer, those were irregular. MVC reduced maximum 23% by type of handle. MVC was highest in straight posture, but was lowest in right angle posture. As a result of ANOVA, MVC paid attention to posture, coupling(p<0.01). To all handle types, biceps brachii activity was increased in right angle posture, but reduced in straight posture. Based on the results of this study, it is suggested that the NIOSH guideline should not be directly applied to Korean without reasonable reexamination. In addition, we need to afterward study through an age classification.

On the use of the Lagrange Multiplier Technique for the unilateral local buckling of point-restrained plates, with application to side-plated concrete beams in structural retrofit

  • Hedayati, P.;Azhari, M.;Shahidi, A.R.;Bradford, M.A.
    • Structural Engineering and Mechanics
    • /
    • 제26권6호
    • /
    • pp.673-685
    • /
    • 2007
  • Reinforced concrete beams can be strengthened in a structural retrofit process by attaching steel plates to their sides by bolting. Whilst bolting produces a confident degree of shear connection under conditions of either static or seismic overload, the plates are susceptible to local buckling. The aim of this paper is to investigate the local buckling of unilaterally-restrained plates with point supports in a generic fashion, but with particular emphasis on the provision of the restraints by bolts, and on the geometric configuration of these bolts on the buckling loads. A numerical procedure, which is based on the Rayleigh-Ritz method in conjunction with the technique of Lagrange multipliers, is developed to study the unilateral local buckling of rectangular plates bolted to the concrete with various arrangements of the pattern of bolting. A sufficient number of separable polynomials are used to define the flexural buckling displacements, while the restraint condition is modelled as a tensionless foundation using a penalty function approach to this form of mathematical contact problem. The additional constraint provided by the bolts is also modelled using Lagrange multipliers, providing an efficacious method of numerical analysis. Local buckling coefficients are determined for a range of bolting configurations, and these are compared with those developed elsewhere with simplifying assumptions. The interaction of the actions in bolted plates during buckling is also considered.

반복 기약다항식 기반의 효율적인 비트-병렬 다항식 기저 곱셈기 (Efficient Bit-Parallel Polynomial Basis Multiplier for Repeated Polynomials)

  • 장남수;김창한;홍석희
    • 정보보호학회논문지
    • /
    • 제19권6호
    • /
    • pp.3-15
    • /
    • 2009
  • 최근 Wu는 효율적인 비트-병렬 곱셈기를 위한 세 가지 종류의 이진체 제안하였다. 제안된 곱셈기는 오항 기약다항식을 사용하는 기존의 결과보다 효율적이다. 본 논문에서는 비트-병렬 곱셈에서 효율적인 이진체 위의 새로운 반복다항식(Repeated Polynomial:RP)을 제안한다. 제안하는 RP를 case 1, case 2와 case 3 3가지로 구분할 때, 제안하는 RP를 위한 비트-병렬 곱셈기는 기존의 오항 기약다항식의 결과보다 효율적이다. 유한체의 차수가 1,000이하에서 EPS 또는 삼항 기약다항식이 없는 차수를 고려할 때, Wu의 단지 11개의 유한체만 존재한다. 그러나 제안하는 결과는 case 1에서 181, case 2에서 232 그리고 case 3에서 443개의 유한체가 존재한다.